電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
技報オンライン
‥‥ (ESS/通ソ/エレソ/ISS)
技報アーカイブ
‥‥ (エレソ/通ソ)
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2016-02-29 16:15
A Note on the Optimization for Multi-Domain Latch-Based High-Level Synthesis
Keisuke InoueKTC)・Mineo KanekoJAIST
技報オンラインサービス実施中
抄録 (和) (まだ登録されていません) 
(英) This paper discusses a high-level synthesis of new latch-based architecture, HLS-gls.
The disadvantage of the conventional latch-based architecture is the area overhead
due to the increase of resources (functional units and registers).
Its impact becomes relatively larger and larger in deep sub-micron technology era.
Our main idea is to insert and control a circuit element namely gating element (GE) into the datapath.
GE supports the correct data propagation, and
mitigates the conventional resource sharing conditions, thereby helps reducing the area cost.
We point out that in the proposed design,
different resource bindings (functional unit binding and register binding)
require the different number of GEs.
We initially discuss the problem of resource binding
to minimize the number of GEs for datapath cost reduction.
To solve this problem, we propose a path-based heuristic algorithm
to obtain near optimal solutions, and an ILP-based algorithm
to obtain exact solutions.
The experiments using benchmarks confirm the effectiveness of
our approaches.
キーワード (和) / / / / / / /  
(英) latch / HLS / / / / / /  
文献情報 信学技報, vol. 115, no. 465, VLD2015-117, pp. 37-42, 2016年2月.
資料番号 VLD2015-117 
発行日 2016-02-22 (VLD) 
ISSN Print edition: ISSN 0913-5685  Online edition: ISSN 2432-6380

研究会情報
研究会 VLD  
開催期間 2016-02-29 - 2016-03-02 
開催地(和) 沖縄県青年会館 
開催地(英) Okinawa Seinen Kaikan 
テーマ(和) システムオンシリコンを支える設計技術 
テーマ(英)  
講演論文情報の詳細
申込み研究会 VLD 
会議コード 2016-02-VLD 
本文の言語 英語 
タイトル(和)  
サブタイトル(和)  
タイトル(英) A Note on the Optimization for Multi-Domain Latch-Based High-Level Synthesis 
サブタイトル(英)  
キーワード(1)(和/英) / latch  
キーワード(2)(和/英) / HLS  
キーワード(3)(和/英) /  
キーワード(4)(和/英) /  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 井上 恵介 / Keisuke Inoue / イノウエ ケイスケ
第1著者 所属(和/英) 金沢工業高等専門学校 (略称: 金沢高専)
Kanazawa Technical College (略称: KTC)
第2著者 氏名(和/英/ヨミ) 金子 峰雄 / Mineo Kaneko / カネコ ミネオ
第2著者 所属(和/英) 北陸先端科学技術大学院大学 (略称: 北陸先端大)
Japan Advanced Institute of Science and Technology (略称: JAIST)
第3著者 氏名(和/英/ヨミ) / /
第3著者 所属(和/英) (略称: )
(略称: )
第4著者 氏名(和/英/ヨミ) / /
第4著者 所属(和/英) (略称: )
(略称: )
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者
発表日時 2016-02-29 16:15:00 
発表時間 25 
申込先研究会 VLD 
資料番号 IEICE-VLD2015-117 
巻番号(vol) IEICE-115 
号番号(no) no.465 
ページ範囲 pp.37-42 
ページ数 IEICE-6 
発行日 IEICE-VLD-2016-02-22 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会