講演抄録/キーワード |
講演名 |
2016-02-29 15:50
コンポーネント間近接制約を考慮した整数線形計画法による耐ソフトエラーデータパス合成 ○呉 政訓・金子峰雄(北陸先端大) VLD2015-116 |
抄録 |
(和) |
近年,半導体デバイスの微細化が進み,それに伴ったソフトエラーによるVLSIの信頼性低下が問題となっている.本研究では,単一ソフトエラーによる複数コンポーネントの誤りに耐性を持たせるため,アルゴリズムの3重化を基盤とし,高位合成の枠組みで3重化された計算処理に対して比較による誤り検出とリトライによる誤り訂正を用いることで,オンラインで誤りを訂正する機構を採用する.本稿では,先行研究で提案したコンポーネント間における距離制約を考慮した耐ソフトエラーデータパス回路のための条件を基に,整数線形計画法による定式化を行い,求解ツールを用いて厳密解となる演算器やレジスタ割り当て結果を得ることで本提案の有効性を評価する. |
(英) |
As the device size decreases, the reliability degradation due to soft-errors is becoming one of the serious issues in VLSIs. Concerning the tolerability against multiple component error caused by a single soft-error in our design, we use a comparison-retry mechanism to realize on-line error detection and correction. In this paper, based on adjacency constraint between components for soft-error tolerant datapaths which has already been proposed in our previous study, we propose an integer linear programming-based resource binding solution and evaluate its effectiveness. |
キーワード |
(和) |
ソフトエラー / 耐故障 / コンポーネント間近接制約 / 整数線形計画法 / 演算器割り当て / レジスタ割り当て / 高位合成 / アルゴリズム3重化 |
(英) |
Soft-Error / Fault Tolerance / Component Adjacency Constraint / ILP / Operator Binding / Register Binding / High-Level Synthesis / Triple Algorithm Redundancy |
文献情報 |
信学技報, vol. 115, no. 465, VLD2015-116, pp. 31-36, 2016年2月. |
資料番号 |
VLD2015-116 |
発行日 |
2016-02-22 (VLD) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
VLD2015-116 |