講演抄録/キーワード |
講演名 |
2015-12-18 13:55
認証付暗号の高位合成手法を用いたハードウェア実装評価 ○小手川 誠・岩井啓輔・田中秀磨・黒川恭一(防衛大) ISEC2015-55 |
抄録 |
(和) |
認証付暗号の開発・評価としてCompetition for Authenticated Encryption: Security, Applicability, and
Robustness(以下、CAESAR) が実施されている。
ここでは、1 次選考を通過した29 のアルゴリズムについてソフトウェ
ア・ハードウェア実装性能及び安全性が評価されている。
本稿ではCAESAR に提出された候補のうち、AES を利用し
た候補をNonce Based 及びNonce-misuse Resistance に分類し、各分類2 候補の計4 候補(AES-OTR、AES-COPA、
POET、SILC)をハードウェア実装した結果を示す。
なおハードウェア実装には、Xilinx のZynq XC702 Evaluation Board を
使用し、回路設計は高位合成を使用した。
各々の候補の処理速度、実装面積を測定し、処理速度ではAES-OTRが、
実装面積ではSILC が優れているという結果が得られた。 |
(英) |
Competition for Authenticated Encryption Security, Applicability, and Robustness (CAESAR) which is a development and evaluation of new authenticated encryption, is carried out.
29 algorithms are evaluated software, hardware, and security.
In this paper, we classify CAESAR candidates using AES, on the stand point of Nonce Based and Nonce-misuse Resistance, and made hardware implementations of 4 CAESAR candidate algorithms (AES-OTR, AES-COPA, POET, SILC).
We used Xilinx Zynq XC702 Evaluation Board and High Level Synthesis (HLS) for designing circuit.
As a result, AES-OTR shows the best performance in processing speed, and SILC in implementation area. |
キーワード |
(和) |
高位合成 / 認証付暗号 / AES-OTR / AES-COPA / CAESAR / POET / SILC / ZYNQ-7000 |
(英) |
AES-OTR / AES-COPA / authenticated encryption / CAESAR / high level synthesis / POET / SILC / ZYNQ-7000 |
文献情報 |
信学技報, vol. 115, no. 376, ISEC2015-55, pp. 9-16, 2015年12月. |
資料番号 |
ISEC2015-55 |
発行日 |
2015-12-11 (ISEC) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
ISEC2015-55 |