電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
技報オンライン
‥‥ (ESS/通ソ/エレソ/ISS)
技報アーカイブ
‥‥ (エレソ/通ソ)
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2015-12-03 10:50
FPGAのオンチップ遅延測定における温度影響補正の検討
喜納 猛三宅庸資佐藤康夫梶原誠司九工大
技報オンラインサービス実施中(エレソは開催日の前後のみ)  エレソ技報アーカイブはこちら
抄録 (和) フィールドでVLSIの遅延テストするための手段として,チップ上に搭載したユーザ論理回路のパス遅延を可変なテストタイミングを用いて測定する手法が提案されている.しかし,測定される遅延値はテスト時の温度影響により変動するため,温度が一定ではない異なるテスト時刻の遅延値の比較をすることができない.そのため,測定遅延値に対する温度影響の補正処理が必要となる.本論文では,FPGAに遅延測定回路を搭載し,テスト時の温度変動が測定遅延値に与える影響について評価する.そして,テスト時の温度に依存しない遅延測定の実現のため,オンチップ遅延測定における温度影響補正について検討する. 
(英) As a means for delay testing for VLSIs in field, a measurement method of a path delay for a logic circuit using variable test timing has been proposed. However, the measured delay in the field is varied by temperature at test, because the temperature affects the circuit delay in the chip. Correction of influence by temperature variation upon the delay is required in order to compare the measured delay at different times. In this paper, the influence of the temperature during testing on the measured delay value is evaluated using a delay measurement circuit in an FPGA. Then, this paper proposes a correction technique of temperature influence on the measured delay using on-chip delay measurement, in order to realize delay measurement which does not depend on the temperature during testing in the field.
キーワード (和) FPGA / 論理BIST / 遅延測定 / 可変テストタイミング / / / /  
(英) FPGA / Logic BIST / Delay measurement / Variable test timing / / / /  
文献情報 信学技報, vol. 115, no. 339, DC2015-59, pp. 165-170, 2015年12月.
資料番号 DC2015-59 
発行日 2015-11-24 (VLD, DC) 
ISSN Print edition: ISSN 0913-5685  Online edition: ISSN 2432-6380

研究会情報
研究会 VLD DC IPSJ-SLDM CPSY RECONF ICD CPM  
開催期間 2015-12-01 - 2015-12-03 
開催地(和) 長崎県勤労福祉会館 
開催地(英) Nagasaki Kinro Fukushi Kaikan 
テーマ(和) デザインガイア2015 -VLSI設計の新しい大地- 
テーマ(英) Design Gaia 2015 -New Field of VLSI Design- 
講演論文情報の詳細
申込み研究会 DC 
会議コード 2015-12-VLD-DC-SLDM-CPSY-RECONF-ICD-CPM 
本文の言語 日本語 
タイトル(和) FPGAのオンチップ遅延測定における温度影響補正の検討 
サブタイトル(和)  
タイトル(英) On Correction of Temperature Influence to Delay Measurement in FPGAs 
サブタイトル(英)  
キーワード(1)(和/英) FPGA / FPGA  
キーワード(2)(和/英) 論理BIST / Logic BIST  
キーワード(3)(和/英) 遅延測定 / Delay measurement  
キーワード(4)(和/英) 可変テストタイミング / Variable test timing  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 喜納 猛 / Takeru Kina / キナ タケル
第1著者 所属(和/英) 九州工業大学 (略称: 九工大)
Kyushu Institute of Technology (略称: KIT)
第2著者 氏名(和/英/ヨミ) 三宅 庸資 / Yousuke Miyake / ミヤケ ヨウスケ
第2著者 所属(和/英) 九州工業大学 (略称: 九工大)
Kyushu Institute of Technology (略称: KIT)
第3著者 氏名(和/英/ヨミ) 佐藤 康夫 / Yasuo Sato / サトウ ヤスオ
第3著者 所属(和/英) 九州工業大学 (略称: 九工大)
Kyushu Institute of Technology (略称: KIT)
第4著者 氏名(和/英/ヨミ) 梶原 誠司 / Seiji Kajihara / カジハラ セイジ
第4著者 所属(和/英) 九州工業大学 (略称: 九工大)
Kyushu Institute of Technology (略称: KIT)
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者
発表日時 2015-12-03 10:50:00 
発表時間 25 
申込先研究会 DC 
資料番号 IEICE-VLD2015-63,IEICE-DC2015-59 
巻番号(vol) IEICE-115 
号番号(no) no.338(VLD), no.339(DC) 
ページ範囲 pp.165-170 
ページ数 IEICE-6 
発行日 IEICE-VLD-2015-11-24,IEICE-DC-2015-11-24 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会