電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
技報オンライン
‥‥ (ESS/通ソ/エレソ/ISS)
技報アーカイブ
‥‥ (エレソ/通ソ)
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2015-12-03 15:00
回路面積を考慮した不揮発性メモリ書き込み削減符号生成手法
多和田雅師木村晋二柳澤政生戸川 望早大
技報オンラインサービス実施中(エレソは開催日の前後のみ)  エレソ技報アーカイブはこちら
抄録 (和) 近年,大容量の不揮発性メモリの実用化が進んでいる.不揮発性メモリはリーク電力が非常に小さい,電源が供給されていなくても情報を保持できるといった性質から次世代メモリとして注目されている.
一方で,書き込みに大きなエネルギーを必要とする,書き込み回数に制限があるという問題がある.不揮発性メモリの書き込みに関する問題を解決する手法として,ビット反転の少ない符号を構成しメモリに符号語を書き込むことでビットレベルで書き込み量を削減する手法が存在する.
符号によりビットレベルで書き込みを削減する手法はエンコーダ/デコーダ回路の面積が大きいという問題がある.
エンコーダ/デコーダ回路の面積は情報として書き込む値と実際に不揮発性メモリのビットとして表現される符号語の割り当てによる.
値と符号語の割り当て方からエンコーダ/デコーダ回路の面積を評価する式を推測する.
面積評価式を使うことで近似的にビットレベルでの書き込み量を削減したまま回路面積が小さくなるような割り当てをする符号を構成する手法を提案する.
提案手法により作成した符号のエンコーダ回路を設計し面積を評価する. 
(英) Recently, due to low leakage power and non-volatility, the non-volatile memory technology has advanced remarkably.
However, there are two potential problems.
First, high energy is required in writing data to a non-volatile memory.
Secondly, write-endurance of non-volatile memories is low.
Bit-level write-reduction methods solve the above problems but their encoders/decoders' area are too much large.
In this paper, we propose an area-aware bit-level write-reduction code generation algorithm to solve the above problems.
We also propose an evaluation system to generate small-sized encoders.
Experimental results confirm the efficiency of our encoder design.
キーワード (和) 不揮発性メモリ / 書き込み削減 / 符号化 / / / / /  
(英) Non-volatile memory / Writing-reduction code / Encoding/decoding / / / / /  
文献情報 信学技報, vol. 115, no. 338, VLD2015-76, pp. 249-253, 2015年12月.
資料番号 VLD2015-76 
発行日 2015-11-24 (VLD, DC) 
ISSN Print edition: ISSN 0913-5685  Online edition: ISSN 2432-6380

研究会情報
研究会 VLD DC IPSJ-SLDM CPSY RECONF ICD CPM  
開催期間 2015-12-01 - 2015-12-03 
開催地(和) 長崎県勤労福祉会館 
開催地(英) Nagasaki Kinro Fukushi Kaikan 
テーマ(和) デザインガイア2015 -VLSI設計の新しい大地- 
テーマ(英) Design Gaia 2015 -New Field of VLSI Design- 
講演論文情報の詳細
申込み研究会 VLD 
会議コード 2015-12-VLD-DC-SLDM-CPSY-RECONF-ICD-CPM 
本文の言語 日本語 
タイトル(和) 回路面積を考慮した不揮発性メモリ書き込み削減符号生成手法 
サブタイトル(和)  
タイトル(英) A Circuit Area-Aware Bit-Write Reduction Code Generation for Non-Volatile Memories 
サブタイトル(英)  
キーワード(1)(和/英) 不揮発性メモリ / Non-volatile memory  
キーワード(2)(和/英) 書き込み削減 / Writing-reduction code  
キーワード(3)(和/英) 符号化 / Encoding/decoding  
キーワード(4)(和/英) /  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 多和田 雅師 / Masashi Tawada / タワダ マサシ
第1著者 所属(和/英) 早稲田大学 (略称: 早大)
Waseda University (略称: Waseda Univ.)
第2著者 氏名(和/英/ヨミ) 木村 晋二 / Shinji Kimura / キムラ シンジ
第2著者 所属(和/英) 早稲田大学 (略称: 早大)
Waseda University (略称: Waseda Univ.)
第3著者 氏名(和/英/ヨミ) 柳澤 政生 / Masao Yanagisawa / ヤナギサワ マサオ
第3著者 所属(和/英) 早稲田大学 (略称: 早大)
Waseda University (略称: Waseda Univ.)
第4著者 氏名(和/英/ヨミ) 戸川 望 / Nozomu Togawa / トガワ ノゾム
第4著者 所属(和/英) 早稲田大学 (略称: 早大)
Waseda University (略称: Waseda Univ.)
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者
発表日時 2015-12-03 15:00:00 
発表時間 25 
申込先研究会 VLD 
資料番号 IEICE-VLD2015-76,IEICE-DC2015-72 
巻番号(vol) IEICE-115 
号番号(no) no.338(VLD), no.339(DC) 
ページ範囲 pp.249-253 
ページ数 IEICE-5 
発行日 IEICE-VLD-2015-11-24,IEICE-DC-2015-11-24 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会