電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
技報オンライン
‥‥ (ESS/通ソ/エレソ/ISS)
技報アーカイブ
‥‥ (エレソ/通ソ)
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2015-12-03 13:45
QDIモデルに基づく非同期式VLSIの低電圧特性の評価
田近龍平黒川 敦今井 雅弘前大
技報オンラインサービス実施中(エレソは開催日の前後のみ)  エレソ技報アーカイブはこちら
抄録 (和) 回路全体に一定周期をもつ同一のクロック信号を分配する必要がある同期式回路に対して, 非同期式回路で素子ごとにタイミング信号を用意することで, 必要な箇所が必要な時にのみ独立して動作する. これによって省電力化や, 高信頼化が実現出来る. 本研究では低電圧環境下での非同期式回路の優位性を, 加算回路を例にとり28nmプロセス技術を用いて設計および比較し,波形の測定とshmooプロットを通じて定量的に評価する. 
(英) In synchronous circuits, it is needed to distribute an identical clock signal to the whole chip with a constant frequency. On the other hand, asynchronous circuits independently perform only when and where they are needed thanks to preparing timing signals per each element. As a result, they can achieve low power consumption and high dependability. In this research, asynchronous adder circuits and synchronous adder circuits are designed and compared using the 28nm process technology. Then, the advantages of asynchronous circuits under low-voltage environments are quantitatively evaluated by measurement of signal waves and shmoo plots.
キーワード (和) QDIモデル / HSPICE / shmooプロット / 非同期式 / 同期式 / VLSI / C素子 /  
(英) QDImodel / HSPICE / shmooplot / asynchronous / synchronous / VLSI / C-element /  
文献情報 信学技報, vol. 115, no. 338, VLD2015-67, pp. 189-194, 2015年12月.
資料番号 VLD2015-67 
発行日 2015-11-24 (VLD, DC) 
ISSN Print edition: ISSN 0913-5685  Online edition: ISSN 2432-6380

研究会情報
研究会 VLD DC IPSJ-SLDM CPSY RECONF ICD CPM  
開催期間 2015-12-01 - 2015-12-03 
開催地(和) 長崎県勤労福祉会館 
開催地(英) Nagasaki Kinro Fukushi Kaikan 
テーマ(和) デザインガイア2015 -VLSI設計の新しい大地- 
テーマ(英) Design Gaia 2015 -New Field of VLSI Design- 
講演論文情報の詳細
申込み研究会 VLD 
会議コード 2015-12-VLD-DC-SLDM-CPSY-RECONF-ICD-CPM 
本文の言語 日本語 
タイトル(和) QDIモデルに基づく非同期式VLSIの低電圧特性の評価 
サブタイトル(和)  
タイトル(英) Evaluation of Low-Voltage Characteristics of QDI model based Asynchronous VLSI 
サブタイトル(英)  
キーワード(1)(和/英) QDIモデル / QDImodel  
キーワード(2)(和/英) HSPICE / HSPICE  
キーワード(3)(和/英) shmooプロット / shmooplot  
キーワード(4)(和/英) 非同期式 / asynchronous  
キーワード(5)(和/英) 同期式 / synchronous  
キーワード(6)(和/英) VLSI / VLSI  
キーワード(7)(和/英) C素子 / C-element  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 田近 龍平 / Ryuhei Tachika / タチカ リュウヘイ
第1著者 所属(和/英) 弘前大学 (略称: 弘前大)
Hirosaki University (略称: Hirosaki Univ.)
第2著者 氏名(和/英/ヨミ) 黒川 敦 / Atsushi Kurokawa / クロカワ アツシ
第2著者 所属(和/英) 弘前大学 (略称: 弘前大)
Hirosaki University (略称: Hirosaki Univ.)
第3著者 氏名(和/英/ヨミ) 今井 雅 / Masashi Imai / イマイ マサシ
第3著者 所属(和/英) 弘前大学 (略称: 弘前大)
Hirosaki University (略称: Hirosaki Univ.)
第4著者 氏名(和/英/ヨミ) / /
第4著者 所属(和/英) (略称: )
(略称: )
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者
発表日時 2015-12-03 13:45:00 
発表時間 25 
申込先研究会 VLD 
資料番号 IEICE-VLD2015-67,IEICE-DC2015-63 
巻番号(vol) IEICE-115 
号番号(no) no.338(VLD), no.339(DC) 
ページ範囲 pp.189-194 
ページ数 IEICE-6 
発行日 IEICE-VLD-2015-11-24,IEICE-DC-2015-11-24 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会