電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
技報オンライン
‥‥ (ESS/通ソ/エレソ/ISS)
技報アーカイブ
‥‥ (エレソ/通ソ)
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2015-12-03 10:50
DVFS下のL1 High Power/Low Powerキャッシュ切替による消費エネルギー削減
齋藤 郁小林良太郎豊橋技科大)・嶋田 創名大
技報オンラインサービス実施中(エレソは開催日の前後のみ)  エレソ技報アーカイブはこちら
抄録 (和) キャッシュメモリは,CPUとメインメモリのアクセス速度の差を埋めるために用いられ,昨今のCPUを構成する上で必要不可欠な要素となっている.しかし,キャッシュメモリは動作に伴うエネルギー消費が大きく,CPUの消費エネルギーの中で大きな割合を占める.
CPUの消費エネルギー削減手法として,動的電圧周波数制御(DVFS)が存在する.しかしながら,キャッシュはSRAMの特性上,コアに対して電圧を変更可能な範囲が小さいため,消費エネルギーの削減がコアよりも少ない.そこで,設計の段階から速度と消費電力が異なるキャッシュを準備し,DVFSのレンジの切り替えに応じてキャッシュの利用を切り替えることで,キャッシュの消費エネルギーのさらなる削減が可能であると考えた.
提案では,DVFSのレンジの切り替えに合わせて,階層キャッシュの構成を低消費電力・低速なキャッシュメモリへ優先的にアクセスするものに切り替え,消費エネルギーの削減を図る. 
(英) Current CPU utilizes cache memory for decreasing an access speed gap between CPU and main memory.
But the cache occupies a large part of the processor energy consumption. Furthermore, due to SRAM characteristic, cache cannot reduce supply voltage compared to CPU core so that DVFS cannot reduce much cache energy. So, we thought that we can reduce further cache energy consumption by preparing different power and speed design cache and switches them in proportion to DVFS activity.
Our proposal reduces energy by modifying cache hierarchy to prioritizing low-power and low-speed cache in proportion to DVFS activity.
キーワード (和) キャッシュ消費エネルギー削減 / DVFS / キャッシュメモリ / L1 High Power/Low Power Cache / / / /  
(英) Cache Energy Consumption Reduction / DVFS / Cache Memory / L1 High Power/Low Power Cache / / / /  
文献情報 信学技報, vol. 115, no. 342, CPSY2015-72, pp. 63-68, 2015年12月.
資料番号 CPSY2015-72 
発行日 2015-11-24 (CPSY) 
ISSN Print edition: ISSN 0913-5685  Online edition: ISSN 2432-6380

研究会情報
研究会 VLD DC IPSJ-SLDM CPSY RECONF ICD CPM  
開催期間 2015-12-01 - 2015-12-03 
開催地(和) 長崎県勤労福祉会館 
開催地(英) Nagasaki Kinro Fukushi Kaikan 
テーマ(和) デザインガイア2015 -VLSI設計の新しい大地- 
テーマ(英) Design Gaia 2015 -New Field of VLSI Design- 
講演論文情報の詳細
申込み研究会 CPSY 
会議コード 2015-12-VLD-DC-SLDM-CPSY-RECONF-ICD-CPM 
本文の言語 日本語 
タイトル(和) DVFS下のL1 High Power/Low Powerキャッシュ切替による消費エネルギー削減 
サブタイトル(和)  
タイトル(英) Cache Energy Reduction by Switching between L1 High Power and Low Power Cache under DVFS Environment 
サブタイトル(英)  
キーワード(1)(和/英) キャッシュ消費エネルギー削減 / Cache Energy Consumption Reduction  
キーワード(2)(和/英) DVFS / DVFS  
キーワード(3)(和/英) キャッシュメモリ / Cache Memory  
キーワード(4)(和/英) L1 High Power/Low Power Cache / L1 High Power/Low Power Cache  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 齋藤 郁 / Kaoru Saito / サイトウ カオル
第1著者 所属(和/英) 豊橋技術科学大学 (略称: 豊橋技科大)
Toyohashi University of Technology (略称: Toyohashi Univ of Tech)
第2著者 氏名(和/英/ヨミ) 小林 良太郎 / Ryotaro Kobayashi / コバヤシ リョウタロウ
第2著者 所属(和/英) 豊橋技術科学大学 (略称: 豊橋技科大)
Toyohashi University of Technology (略称: Toyohashi Univ of Tech)
第3著者 氏名(和/英/ヨミ) 嶋田 創 / Hajime Shimada / シマダ ハジメ
第3著者 所属(和/英) 名古屋大学 (略称: 名大)
Nagoya University (略称: Nagoya Univ.)
第4著者 氏名(和/英/ヨミ) / /
第4著者 所属(和/英) (略称: )
(略称: )
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者
発表日時 2015-12-03 10:50:00 
発表時間 25 
申込先研究会 CPSY 
資料番号 IEICE-CPSY2015-72 
巻番号(vol) IEICE-115 
号番号(no) no.342 
ページ範囲 pp.63-68 
ページ数 IEICE-6 
発行日 IEICE-CPSY-2015-11-24 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会