講演抄録/キーワード |
講演名 |
2015-12-03 13:45
ARMアーキテクチャ向け命令サイクルの高速・高精度見積もり ○佐藤 剛・安藤友樹・高田広章・本田晋也・松原 豊(名大) VLD2015-73 DC2015-69 |
抄録 |
(和) |
本論文では, ARMアーキテクチャにおけるアプリケーション実行時間を高速かつ高精度に予測する手法について述べる.
組込みプロセッサの複雑化により, シミュレータによる予測では, 速度と精度の両立が難しくなっている.
提案手法では, 複雑なアーキテクチャを命令レベルで抽象的に模擬することで高速化し, 新たに考案したパイプラインハザード指標を用いた計算式により, 高精度な予測を可能にした.
12種類のベンチマークプログラムに対する評価実験では, 既存シミュレータの約9倍の速度で, 実機との予測サイクル数の平均絶対誤差が3.72%で予測できることを確認した. |
(英) |
(Not available yet) |
キーワード |
(和) |
組込みシステム / プロセッサ / ARMアーキテクチャ / 命令セットシミュレータ / パイプラインハザード / / / |
(英) |
Embedded system / Processor / ARM architecture / Instruction Set Simulator(ISS) / Pipeline hazard / / / |
文献情報 |
信学技報, vol. 115, no. 338, VLD2015-73, pp. 231-236, 2015年12月. |
資料番号 |
VLD2015-73 |
発行日 |
2015-11-24 (VLD, DC) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
VLD2015-73 DC2015-69 |