講演抄録/キーワード |
講演名 |
2015-12-02 14:10
フラクショナル位相選択法によりジッタ特性を改善した高速起動完全デジタルCDR回路の設計 ○峠 仁人・飯塚哲也・名倉 徹(東大)・三浦 賢・村上芳道(ザインエレクトロニクス)・浅田邦博(東大) CPM2015-130 ICD2015-55 エレソ技報アーカイブへのリンク:CPM2015-130 ICD2015-55 |
抄録 |
(和) |
待機電力が極めて低く、かつ待機状態からの瞬時の起動が可能な高速起動完全デジタルCDR 回路を提案す
る。提案するCDR 回路はインバータ列で構成された遅延線を共有する時間-デジタル変換器と位相選択回路を使用し、
数ビットのプリアンブル信号から入力データの周波数を検出することで高速な周波数ロックを実現する。本CDR 回路
はスタンダードセルベースのデジタル回路により構成されており、待機時にはダイナミック電力を消費しない。その
ため提案回路は、特にIoE 向けのアプリケーションなど間欠的な動作を行うデバイスの消費電力削減に効果的である。
本設計では従来の高速ロック型CDR 回路に対して新たにフラクショナル位相選択法を採用することで、ジッタ特性を
改善した。65 nm FD-SOI プロセスにて設計を行い、シミュレーションにより動作検証したところ、面積は0.21mm2、
動作データレートは1.2-2.3 Gbps となった。 |
(英) |
A quick-lock all-digital Clock-Data Recovery circuit that does not require a reference clock is propposed. Internal
Time-to-Digital Converter and Phase Selector share a set of inverter-based delay lines and that enables quick frequency locking
by using few bits of preamble signal. This CDR circuit is composed of standard-cell-based digital circuit and does not consume
dynamic power in its stand-by phase. Therefore, the proposed circuit is suitable especially for Internet-of-Everything applications
that work intemittently and demand small power consumption. In this design, newly-proposed fractional-phase-selection
technique is introduced to ameliorate its jitter tolerance. A proof-of-concept design is implemented in a 65 nm FD-SOI process
and verified by simulations. The circuit works from 1.2 to 2.3 Gbps and consumes 22.3mW at 2.3 Gbps while occupying
0.21mm2. |
キーワード |
(和) |
CDR / クロックデータ再生回路 / 参照クロック不要 / 高速起動 / 完全デジタル / / / |
(英) |
Clock-Data Recovery / Burst-Mode CDR / Refelence-Less / All-Digital / / / / |
文献情報 |
信学技報, vol. 115, no. 341, ICD2015-55, pp. 17-22, 2015年12月. |
資料番号 |
ICD2015-55 |
発行日 |
2015-11-24 (CPM, ICD) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
CPM2015-130 ICD2015-55 エレソ技報アーカイブへのリンク:CPM2015-130 ICD2015-55 |