電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
技報オンライン
‥‥ (ESS/通ソ/エレソ/ISS)
技報アーカイブ
‥‥ (エレソ/通ソ)
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2015-12-02 11:40
高位合成ツールVivado HLSとPyCoRAMを用いたFPGAアクセラレータの性能比較
菊谷雄真阪府大高専)・Tran Thi Hong高前田伸也中島康彦奈良先端大
技報オンラインサービス実施中(エレソは開催日の前後のみ)  エレソ技報アーカイブはこちら
抄録 (和) FPGAシステムの効率的な開発方式として高位合成技術が注目されている.本稿では,Xilinx社の商用高位合成ツールであるVivado HLSとPythonを用いたオープンソースな高位合成ツールであるPyCoRAMを用いて行列積アクセラレータの開発を行い,ARM搭載FPGAボード上でその性能を評価した.その結果,Vivado HLSよりもPyCoRAMを用いて開発したものが高速であった.このことから,高位合成ツールを用いた開発で高い性能を実現するには明示的なチューニング手法が必要であることが明らかになった.ディレクティブによる最適化には性能予測の容易さが重要である. また,開発したFPGAアクセラレータは,FPGAロジック側からDRAMへのアクセス帯域がCPUより狭いために高速化は達成できなかった.このことから,ARM搭載FPGAボード上でFPGAアクセラレータが性能を発揮するには,広帯域なインターコネクトが重要であることが明らかになった. 
(英) High-level synthesis (HLS) technology has been an attractive and efficient method for FPGA system development. In this paper, we developed matrix multiplication accelerators by using two different HLS tools: PyCoRAM, an open sourced HLS tool in Python, and Vivado HLS, a commercial HLS tool. Then we evaluated the performance by using an ARM-based FPGA platform. The evaluation result shows that the accelerator using PyCoRAM is faster than the one using Vivado HLS. It indicates that an explicit tuning way and the predictability of the performance are important for high performance system development with HLS tools. In addition, FPGA accelerators we developed could not overcome the CPU on the same board, due to its narrower memory bandwidth to the external DRAM than the CPU. It shows that a wider interconnection to the external memory is required to achieve higher performance than the CPU.
キーワード (和) FPGA / 高位合成技術 / Vivado HLS / PyCoRAM / / / /  
(英) FPGA / High Level Synthesis / Vivado HLS / PyCoRAM / / / /  
文献情報 信学技報, vol. 115, no. 342, CPSY2015-66, pp. 27-32, 2015年12月.
資料番号 CPSY2015-66 
発行日 2015-11-24 (CPSY) 
ISSN Print edition: ISSN 0913-5685  Online edition: ISSN 2432-6380

研究会情報
研究会 VLD DC IPSJ-SLDM CPSY RECONF ICD CPM  
開催期間 2015-12-01 - 2015-12-03 
開催地(和) 長崎県勤労福祉会館 
開催地(英) Nagasaki Kinro Fukushi Kaikan 
テーマ(和) デザインガイア2015 -VLSI設計の新しい大地- 
テーマ(英) Design Gaia 2015 -New Field of VLSI Design- 
講演論文情報の詳細
申込み研究会 CPSY 
会議コード 2015-12-VLD-DC-SLDM-CPSY-RECONF-ICD-CPM 
本文の言語 日本語 
タイトル(和) 高位合成ツールVivado HLSとPyCoRAMを用いたFPGAアクセラレータの性能比較 
サブタイトル(和)  
タイトル(英) Performance Comparison of FPGA Accelerators with Vivado HLS and PyCoRAM 
サブタイトル(英)  
キーワード(1)(和/英) FPGA / FPGA  
キーワード(2)(和/英) 高位合成技術 / High Level Synthesis  
キーワード(3)(和/英) Vivado HLS / Vivado HLS  
キーワード(4)(和/英) PyCoRAM / PyCoRAM  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 菊谷 雄真 / Yuma Kikutani / キクタニ ユウマ
第1著者 所属(和/英) 大阪府立大学工業高等専門学校 (略称: 阪府大高専)
Osaka Prefecture University College of Technology (略称: OPUCT)
第2著者 氏名(和/英/ヨミ) Tran Thi Hong / Thi Hong Tran / トラン スィ ホン
第2著者 所属(和/英) 奈良先端科学技術大学院大学 (略称: 奈良先端大)
Nara Institute of Science and Technology (略称: NAIST)
第3著者 氏名(和/英/ヨミ) 高前田 伸也 / Shinya Takamaeda / タカマエダ シンヤ
第3著者 所属(和/英) 奈良先端科学技術大学院大学 (略称: 奈良先端大)
Nara Institute of Science and Technology (略称: NAIST)
第4著者 氏名(和/英/ヨミ) 中島 康彦 / Yasuhiko Nakashima / ナカシマ ヤスヒコ
第4著者 所属(和/英) 奈良先端科学技術大学院大学 (略称: 奈良先端大)
Nara Institute of Science and Technology (略称: NAIST)
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者
発表日時 2015-12-02 11:40:00 
発表時間 25 
申込先研究会 CPSY 
資料番号 IEICE-CPSY2015-66 
巻番号(vol) IEICE-115 
号番号(no) no.342 
ページ範囲 pp.27-32 
ページ数 IEICE-6 
発行日 IEICE-CPSY-2015-11-24 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会