電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
技報オンライン
‥‥ (ESS/通ソ/エレソ/ISS)
技報アーカイブ
‥‥ (エレソ/通ソ)
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2015-12-02 15:00
FPGA間通信で発生する諸問題 ~ PCIe Gen3通信における注意点 ~
高山尋考山口佳樹筑波大
技報オンラインサービス実施中(エレソは開催日の前後のみ)  エレソ技報アーカイブはこちら
抄録 (和) 本研究は,複数のFPGAを用いたクラスタシステムを構築した際に生じた問題の一つである,PCI-Expressのバンド幅の圧迫問題について調査することを目的とした.
FPGAを接続する為のマザーボードを計6台用意し,それぞれの環境でCPUとFPGA間の通信と2台のFPGA間の通信評価を行った.FPGAはPCI-Express Gen3 8レーンでホストコンピュータのPCI-Expressスロットに接続される.評価の結果,各マザーボード環境においてそれぞれが異なる性能となることを確認でき,CPUとFPGA間の通信では最大42.25[GT/s]のスループットを確認でき,2台のFPGA間の通信では最大5.673[GB/s]のスループットが確認できた. 
(英) The purpose of this study investigates of suppressed bandwidth problem of PCI-Express. This problem makes communication problems when building cluster system with multiple FPGAs.
Motherboard prepares six units for connecting the FPGA. Each motherboard use for evaluating of communicating between CPU and FPGA and between two FPGAs.
FPGA is connected to the PCI-Express slot on the host computer in the PCI-Express Gen3 x8.
The result of the evaluation, it confirmed that it has different performance in each motherboard. Communication between CPU and FPGA confirmed the throughput of up to 42.25[GT/s]. Communication between two FPGAs confirmed the throughput of up to 5.673[GB/s].
キーワード (和) PCI-Express / FPGA間通信 / FPGAクラスタ / 性能評価 / / / /  
(英) PCI-Express / FPGA communcation / FPGA cluster / benchmark / / / /  
文献情報 信学技報, vol. 115, no. 343, RECONF2015-54, pp. 33-38, 2015年12月.
資料番号 RECONF2015-54 
発行日 2015-11-24 (RECONF) 
ISSN Print edition: ISSN 0913-5685  Online edition: ISSN 2432-6380

研究会情報
研究会 VLD DC IPSJ-SLDM CPSY RECONF ICD CPM  
開催期間 2015-12-01 - 2015-12-03 
開催地(和) 長崎県勤労福祉会館 
開催地(英) Nagasaki Kinro Fukushi Kaikan 
テーマ(和) デザインガイア2015 -VLSI設計の新しい大地- 
テーマ(英) Design Gaia 2015 -New Field of VLSI Design- 
講演論文情報の詳細
申込み研究会 RECONF 
会議コード 2015-12-VLD-DC-SLDM-CPSY-RECONF-ICD-CPM 
本文の言語 日本語 
タイトル(和) FPGA間通信で発生する諸問題 
サブタイトル(和) PCIe Gen3通信における注意点 
タイトル(英) Problems that occur in FPGAs communication 
サブタイトル(英) Cautionary point of PCIe Gen3 
キーワード(1)(和/英) PCI-Express / PCI-Express  
キーワード(2)(和/英) FPGA間通信 / FPGA communcation  
キーワード(3)(和/英) FPGAクラスタ / FPGA cluster  
キーワード(4)(和/英) 性能評価 / benchmark  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 高山 尋考 / Hirotaka Takayama / タカヤマ ヒロタカ
第1著者 所属(和/英) 筑波大学 (略称: 筑波大)
University of Tsukuba (略称: Tsukuba Univ.)
第2著者 氏名(和/英/ヨミ) 山口 佳樹 / Yoshiki Yamaguchi / ヤマグチ ヨシキ
第2著者 所属(和/英) 筑波大学 (略称: 筑波大)
University of Tsukuba (略称: Tsukuba Univ.)
第3著者 氏名(和/英/ヨミ) / /
第3著者 所属(和/英) (略称: )
(略称: )
第4著者 氏名(和/英/ヨミ) / /
第4著者 所属(和/英) (略称: )
(略称: )
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者
発表日時 2015-12-02 15:00:00 
発表時間 25 
申込先研究会 RECONF 
資料番号 IEICE-RECONF2015-54 
巻番号(vol) IEICE-115 
号番号(no) no.343 
ページ範囲 pp.33-38 
ページ数 IEICE-6 
発行日 IEICE-RECONF-2015-11-24 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会