電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
技報オンライン
‥‥ (ESS/通ソ/エレソ/ISS)
技報アーカイブ
‥‥ (エレソ/通ソ)
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2015-12-02 11:15
仮想化技術に基づくHW/SW協調設計フレームワークの基礎検討
趙 謙尼崎太樹飯田全広久我守弘末吉敏則熊本大
技報オンラインサービス実施中(エレソは開催日の前後のみ)  エレソ技報アーカイブはこちら
抄録 (和) FPGAを用いたヘテロジニアスコンピューティングの開発コストを削減するため,SW設計とHW設計手法のギャップが課題となっている.近年,高位合成を利用し,Cなど高級言語から回路を生成する技術の応用が始まっている.Xilinx社のSDSoCとSDAccelはHW/SW協調設計効率を高めるツールの代表である.しかし,これらのツールは組込みシステムやアクセラレータ開発フレームワークに基づくため,一般的なSW開発フローへの導入は容易ではない.本研究では,仮想化技術を用いたSW/HW協調設計フレームワークのhCODEを提案する.仮想化技術の導入により,SWとHW設計フローの分割を実現できる.また,実装プラットフォームを限定しないため,様々な仕様の機器や異なるOS間に広く対応した設計手法となる. 
(英) One challenge for the heterogeneous computing with the FPGA is to bridge the development gap between SW and HW design. The high level synthesis (HLS) technique allows producing hardware with high level languages like C. Design tools based on the HLS like Xilinx SDSoC and SDAccel are developed to speedup SW/HW co-designs. However, a developer still requires much circuit design skills to use these tools efficiently. In this paper, we propose a heterogeneous computing framework based on the virtual machine (VM) technology, namely hCODE. With the help of the virtualization, the HW and SW design can be totally separated. This brings multiple benefits like accelerating a program without modifying or recompiling it, and high portability and scalability across different HW and operating system.
キーワード (和) FPGA / HW/SW協調設計 / 仮想化 / / / / /  
(英) FPGA / HW/SW Co-design / Virtualization / / / / /  
文献情報 信学技報, vol. 115, no. 343, RECONF2015-52, pp. 21-26, 2015年12月.
資料番号 RECONF2015-52 
発行日 2015-11-24 (RECONF) 
ISSN Print edition: ISSN 0913-5685  Online edition: ISSN 2432-6380

研究会情報
研究会 VLD DC IPSJ-SLDM CPSY RECONF ICD CPM  
開催期間 2015-12-01 - 2015-12-03 
開催地(和) 長崎県勤労福祉会館 
開催地(英) Nagasaki Kinro Fukushi Kaikan 
テーマ(和) デザインガイア2015 -VLSI設計の新しい大地- 
テーマ(英) Design Gaia 2015 -New Field of VLSI Design- 
講演論文情報の詳細
申込み研究会 RECONF 
会議コード 2015-12-VLD-DC-SLDM-CPSY-RECONF-ICD-CPM 
本文の言語 英語(日本語タイトルあり) 
タイトル(和) 仮想化技術に基づくHW/SW協調設計フレームワークの基礎検討 
サブタイトル(和)  
タイトル(英) A Study of HW/SW Co-design Framework based on the Virtualization Technology 
サブタイトル(英)  
キーワード(1)(和/英) FPGA / FPGA  
キーワード(2)(和/英) HW/SW協調設計 / HW/SW Co-design  
キーワード(3)(和/英) 仮想化 / Virtualization  
キーワード(4)(和/英) /  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 趙 謙 / Qian Zhao / チョウ ケン
第1著者 所属(和/英) 熊本大学 (略称: 熊本大)
Kumamot University (略称: Kumamoto Univ.)
第2著者 氏名(和/英/ヨミ) 尼崎 太樹 / Motoki Amagasaki / アマガサキ モトキ
第2著者 所属(和/英) 熊本大学 (略称: 熊本大)
Kumamot University (略称: Kumamoto Univ.)
第3著者 氏名(和/英/ヨミ) 飯田 全広 / Masahiro Iida / イイダ マサヒロ
第3著者 所属(和/英) 熊本大学 (略称: 熊本大)
Kumamot University (略称: Kumamoto Univ.)
第4著者 氏名(和/英/ヨミ) 久我 守弘 / Morihiro Kuga / クガ モリヒロ
第4著者 所属(和/英) 熊本大学 (略称: 熊本大)
Kumamot University (略称: Kumamoto Univ.)
第5著者 氏名(和/英/ヨミ) 末吉 敏則 / Toshinori Sueyoshi / スエヨシ トシノリ
第5著者 所属(和/英) 熊本大学 (略称: 熊本大)
Kumamot University (略称: Kumamoto Univ.)
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者
発表日時 2015-12-02 11:15:00 
発表時間 25 
申込先研究会 RECONF 
資料番号 IEICE-RECONF2015-52 
巻番号(vol) IEICE-115 
号番号(no) no.343 
ページ範囲 pp.21-26 
ページ数 IEICE-6 
発行日 IEICE-RECONF-2015-11-24 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会