お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2015-12-01 13:10
ゲートレベルパイプライン型自己同期回路を用いた楕円曲線デジタル署名アルゴリズムの実装について
田村雅人池田 誠東大VLD2015-39 DC2015-35
抄録 (和) 本研究では、近年注目を集めている楕円曲線暗号を用いた楕円曲線デジタル署名アルゴリズム (ECDSA) について、非同期回路の一種である自己同期回路を用いた実装方法の検討を行った。暗号アルゴリズムの実装では高速性、耐タンパー性が求められる。本研究で用いた自己同期回路は、デュアルパイプライン構造をとることで高いスループットを実現でき、またクロックを排除することで外部からの動作予測を困難にし、高い耐タンパー性を実現できる。ECDSAの実装では、モジュラ乗算を効率的に行うことが必要不可欠であり、本研究ではその手段としてモンゴメリ乗算器を用いた。モンゴメリ乗算器では演算の高速性と実装面積はトレードオフの関係にあり、基数によってそれぞれが変化する。そこで、モンゴメリ乗算器の基数を変更し、演算速度と実装面積を調査した。論理合成により生成された回路の比較を行った結果、基数256bitのときに同期回路に対して自己同期回路の効率が最も良く、面積は同期回路に対して自己同期回路が約27倍、スループットは同期回路に対して自己同期回路が約2倍となった。 
(英) In this paper, we investigated the implementation method of elliptic curve digital signature algorithm using self-synchronous circuit, which is a kind of asynchronous circuits. High speed and tamper resistance is important in the implementation of encryption circuit. With self-synchronous circuit, it is possible to achieve high throughput by taking a dual pipeline structure. It is also difficult to predict operation from the outside by eliminating the clock so it can achieve high tamper resistance. In the operation of ECDSA, it is essential to perform modular multiplication efficiently, so we use Montgomery multiplier in this research. In Montgomery multiplier, high speed and implementation area are trade-off relation, each of which varies depending on radix. So we change the radix of the Montgomery multiplier to investigate the operation speed and implementation area. As a result of a comparison of the circuit that has been generated by the logic synthesis , the efficiency of the self-synchronous circuit is best for synchronous circuit at the radix 256bit. The area of self-synchronous circuit is about 27 times that of synchronous circuit and throughput of self-synchronous circuit is about 2 times that of the synchronous circuit.
キーワード (和) 自己同期回路 / 楕円曲線暗号 / 高基数 / モンゴメリ乗算器 / / / /  
(英) self-synchronous circuit / elliptic curve cryptography / high-radix / montgomery multiplier / / / /  
文献情報 信学技報, vol. 115, no. 338, VLD2015-39, pp. 7-12, 2015年12月.
資料番号 VLD2015-39 
発行日 2015-11-24 (VLD, DC) 
ISSN Print edition: ISSN 0913-5685    Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード VLD2015-39 DC2015-35

研究会情報
研究会 VLD DC IPSJ-SLDM CPSY RECONF ICD CPM  
開催期間 2015-12-01 - 2015-12-03 
開催地(和) 長崎県勤労福祉会館 
開催地(英) Nagasaki Kinro Fukushi Kaikan 
テーマ(和) デザインガイア2015 -VLSI設計の新しい大地- 
テーマ(英) Design Gaia 2015 -New Field of VLSI Design- 
講演論文情報の詳細
申込み研究会 VLD 
会議コード 2015-12-VLD-DC-SLDM-CPSY-RECONF-ICD-CPM 
本文の言語 日本語 
タイトル(和) ゲートレベルパイプライン型自己同期回路を用いた楕円曲線デジタル署名アルゴリズムの実装について 
サブタイトル(和)  
タイトル(英) Implementation of ECDSA Using Gate-level Pipelined Self-synchronous Circuit 
サブタイトル(英)  
キーワード(1)(和/英) 自己同期回路 / self-synchronous circuit  
キーワード(2)(和/英) 楕円曲線暗号 / elliptic curve cryptography  
キーワード(3)(和/英) 高基数 / high-radix  
キーワード(4)(和/英) モンゴメリ乗算器 / montgomery multiplier  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 田村 雅人 / Masato Tamura / タムラ マサト
第1著者 所属(和/英) 東京大学 (略称: 東大)
The University of Tokyo (略称: Univ. of Tokyo)
第2著者 氏名(和/英/ヨミ) 池田 誠 / Makoto Ikeda / イケダ マコト
第2著者 所属(和/英) 東京大学 (略称: 東大)
The University of Tokyo (略称: Univ. of Tokyo)
第3著者 氏名(和/英/ヨミ) / /
第3著者 所属(和/英) (略称: )
(略称: )
第4著者 氏名(和/英/ヨミ) / /
第4著者 所属(和/英) (略称: )
(略称: )
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2015-12-01 13:10:00 
発表時間 25分 
申込先研究会 VLD 
資料番号 VLD2015-39, DC2015-35 
巻番号(vol) vol.115 
号番号(no) no.338(VLD), no.339(DC) 
ページ範囲 pp.7-12 
ページ数
発行日 2015-11-24 (VLD, DC) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会