研究会情報 |
研究会 |
VLD DC IPSJ-SLDM CPSY RECONF ICD CPM |
開催期間 |
2015-12-01 - 2015-12-03 |
開催地(和) |
長崎県勤労福祉会館 |
開催地(英) |
Nagasaki Kinro Fukushi Kaikan |
テーマ(和) |
デザインガイア2015 -VLSI設計の新しい大地- |
テーマ(英) |
Design Gaia 2015 -New Field of VLSI Design- |
講演論文情報の詳細 |
申込み研究会 |
VLD |
会議コード |
2015-12-VLD-DC-SLDM-CPSY-RECONF-ICD-CPM |
本文の言語 |
日本語 |
タイトル(和) |
再構成可能チップと高位合成、EDA事業運営 |
サブタイトル(和) |
|
タイトル(英) |
Reconfigurable Chips, High-Level Synthesis, and EDA Business |
サブタイトル(英) |
|
キーワード(1)(和/英) |
/ |
キーワード(2)(和/英) |
/ |
キーワード(3)(和/英) |
/ |
キーワード(4)(和/英) |
/ |
キーワード(5)(和/英) |
/ |
キーワード(6)(和/英) |
/ |
キーワード(7)(和/英) |
/ |
キーワード(8)(和/英) |
/ |
第1著者 氏名(和/英/ヨミ) |
若林 一敏 / Kazutoshi Wakabayashi / |
第1著者 所属(和/英) |
日本電気株式会社 (略称: NEC)
NEC Corporation (略称: NEC) |
第2著者 氏名(和/英/ヨミ) |
/ / |
第2著者 所属(和/英) |
(略称: )
(略称: ) |
第3著者 氏名(和/英/ヨミ) |
/ / |
第3著者 所属(和/英) |
(略称: )
(略称: ) |
第4著者 氏名(和/英/ヨミ) |
/ / |
第4著者 所属(和/英) |
(略称: )
(略称: ) |
第5著者 氏名(和/英/ヨミ) |
/ / |
第5著者 所属(和/英) |
(略称: )
(略称: ) |
第6著者 氏名(和/英/ヨミ) |
/ / |
第6著者 所属(和/英) |
(略称: )
(略称: ) |
第7著者 氏名(和/英/ヨミ) |
/ / |
第7著者 所属(和/英) |
(略称: )
(略称: ) |
第8著者 氏名(和/英/ヨミ) |
/ / |
第8著者 所属(和/英) |
(略称: )
(略称: ) |
第9著者 氏名(和/英/ヨミ) |
/ / |
第9著者 所属(和/英) |
(略称: )
(略称: ) |
第10著者 氏名(和/英/ヨミ) |
/ / |
第10著者 所属(和/英) |
(略称: )
(略称: ) |
第11著者 氏名(和/英/ヨミ) |
/ / |
第11著者 所属(和/英) |
(略称: )
(略称: ) |
第12著者 氏名(和/英/ヨミ) |
/ / |
第12著者 所属(和/英) |
(略称: )
(略称: ) |
第13著者 氏名(和/英/ヨミ) |
/ / |
第13著者 所属(和/英) |
(略称: )
(略称: ) |
第14著者 氏名(和/英/ヨミ) |
/ / |
第14著者 所属(和/英) |
(略称: )
(略称: ) |
第15著者 氏名(和/英/ヨミ) |
/ / |
第15著者 所属(和/英) |
(略称: )
(略称: ) |
第16著者 氏名(和/英/ヨミ) |
/ / |
第16著者 所属(和/英) |
(略称: )
(略称: ) |
第17著者 氏名(和/英/ヨミ) |
/ / |
第17著者 所属(和/英) |
(略称: )
(略称: ) |
第18著者 氏名(和/英/ヨミ) |
/ / |
第18著者 所属(和/英) |
(略称: )
(略称: ) |
第19著者 氏名(和/英/ヨミ) |
/ / |
第19著者 所属(和/英) |
(略称: )
(略称: ) |
第20著者 氏名(和/英/ヨミ) |
/ / |
第20著者 所属(和/英) |
(略称: )
(略称: ) |
講演者 |
第1著者 |
発表日時 |
2015-12-01 17:00:00 |
発表時間 |
60分 |
申込先研究会 |
VLD |
資料番号 |
|
巻番号(vol) |
vol.115 |
号番号(no) |
no.338(VLD), no.340(CPM), no.341(ICD), no.342(CPSY), no.339(DC), no.343(RECONF) |
ページ範囲 |
|
ページ数 |
|
発行日 |
|