講演抄録/キーワード |
講演名 |
2015-09-18 13:00
Pythonを用いた高水準ハードウェア設計環境の検討 ○高前田伸也(奈良先端大) RECONF2015-36 |
抄録 |
(和) |
汎用計算機におけるソフトウェアの開発は,その用途と開発者の好みに応じて,様々な選択肢からプログラミング言語を選択することができる.一方で,ハードウェア設計において利用可能な言語の選択肢は限られており,今後のFPGAのさらなる普及と応用には,高生産な選択肢の充実が必要である.本論文では,様々な用途に広く用いられているスクリプト言語のPythonを用いた,ハードウェア設計ドメイン固有言語のVeriloggenを提案する.初期評価として,入力および出力のソースコード行数を比較することで,Veriloggenを用いたハードウェア設計の効率を評価した結果,Verilog HDLを用いたハードウェア記述のソースコード行数に対して半分程度のソースコード行数で,レジスタ転送レベルの回路設計ができることが明らかになった. |
(英) |
In software development, on standard computers, there are numerous alternatives of programming languages. In contrast, there are a few alternatives of available languages in hardware development. For efficient custom hardware development, more alternatives of high productive hardware design languages are required. In this paper, we propose Veriloggen, a novel and lightweight library for describing a hardware structure in Python. We evaluated the productivity of Veriloggen by the number of lines of source code. The evaluation result shows that the current Veriloggen provides the ability to construct a hardware structure within about half number of code lines, compared to Verilog HDL. |
キーワード |
(和) |
Python / FPGA / ハードウェア設計環境 / / / / / |
(英) |
Python / FPGA / Hardware Design Environment / / / / / |
文献情報 |
信学技報, vol. 115, no. 228, RECONF2015-36, pp. 21-26, 2015年9月. |
資料番号 |
RECONF2015-36 |
発行日 |
2015-09-11 (RECONF) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
査読に ついて |
本技術報告は査読を経ていない技術報告であり,推敲を加えられていずれかの場に発表されることがあります. |
PDFダウンロード |
RECONF2015-36 |