講演抄録/キーワード |
講演名 |
2015-08-25 10:55
[招待講演]high-k添加シングルp+Polyゲートを用いた超低リーク用途向け薄膜BOX-SOI CMOS ○山本芳樹・槇山秀樹・山下朋弘・尾田秀一・蒲原史朗・山口泰男(ルネサス エレクトロニクス)・杉井信之(日立)・水谷朋子・小林正治・平本俊郎(東大) SDM2015-67 ICD2015-36 エレソ技報アーカイブへのリンク:SDM2015-67 ICD2015-36 |
抄録 |
(和) |
薄膜BOX-SOI (SOTB: Silicon on Thin Buried oxide)を用いた超低リークアプリケーションの実証について報告する。Mid-gap仕事関数を持つP+-Poly/Hfゲート構造をNMOS,PMOS両方に適用し、基板バイアスの印加無しで0.2pA/umまでトランジスタリークを低減。低バラツキを維持することで、2Mbit-SRAMでもVDD=0.9V動作を保証し、100kGate,1Mbit-SRAM規模のChipで100nA/chipレベルの低リーク特性を実現した。 |
(英) |
We demonstrate a cost effective 65-nm SOTB CMOS technology for ultra-low leakage applications. Novel single p+poly-Si/Hf/SiON gate stack of mid-gap work function and precise GIDL control achieved ultra-low leakage of 0.2 pA/µm, which corresponds to approx. 100nA/chip (100k gate logic). Now the SOTB technology can provide three options from ultra-low voltage to ultra-low leakage that covers a wide variety of applications in the Internet of Things (IoT) era. |
キーワード |
(和) |
SOI / 薄膜BOX / 低スタンバイーリーク / SRAM / / / / |
(英) |
SOI / thin BOX / Low Standby Leakage / SRAM / / / / |
文献情報 |
信学技報, vol. 115, no. 190, SDM2015-67, pp. 53-57, 2015年8月. |
資料番号 |
SDM2015-67 |
発行日 |
2015-08-17 (SDM, ICD) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
SDM2015-67 ICD2015-36 エレソ技報アーカイブへのリンク:SDM2015-67 ICD2015-36 |