お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2015-08-05 14:30
動的バイナリ変換によるループ並列処理のための効率的スレッド制御手法
小渕裕之大津金光大川 猛横田隆史宇都宮大CPSY2015-29
抄録 (和) 現在一般に普及しているマルチコアプロセッサの性能を有効に活用するため,スレッドレベル並列処理によるプログラムの高速化が重要な課題であるが,我々は動的バイナリ変換フレームワークである Valgrind を利用することで,プログラムのソースコードを参照することなく,そのバイナリコードを対象とした自動並列処理システムを開発している.本システムにおいて,生成されたマルチスレッドコードを実行する際のスレッド制御に関わるオーバヘッドは,性能向上の妨げになる.これを解決するため,我々はスレッド制御に関してスレッドの生成と管理,およびプロセッサへの割り当てという観点からいくつかの制御方式を比較検討し,最も効率的な方法を明らかにする. 
(英) In order to effectively utilize the performance of multicore processors spreading commonly at present, it is an important issue to speed up programs by using thread-level parallelism. we have developed the automated parallel processing system for binary codes without referring to the source codes by using Valgrind, which is a dynamic binary translation framework. In this system, the overhead in the thread control when executing the generated multithreaded code can cause the performance of the system to be degraded. To solve this problem, we compare and examine some thread control methods about creation and management of threads, about assignment of threads to processors, and clarify the most efficient method.
キーワード (和) スレッドレベル並列処理 / 動的バイナリ変換 / 自動並列化 / 実行時オーバヘッド / スレッド制御 / / /  
(英) thread level parallel processing / dynamic binary translation / automatic parallelization / runtime overhead / thread control / / /  
文献情報 信学技報, vol. 115, no. 174, CPSY2015-29, pp. 155-160, 2015年8月.
資料番号 CPSY2015-29 
発行日 2015-07-28 (CPSY) 
ISSN Print edition: ISSN 0913-5685    Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード CPSY2015-29

研究会情報
研究会 CPSY DC IPSJ-ARC  
開催期間 2015-08-04 - 2015-08-06 
開催地(和) ビーコンプラザ(別府) 
開催地(英) B-Con Plaza (Beppu) 
テーマ(和) 並列/分散/協調とディペンダブルコンピューティングおよび一般 
テーマ(英) Parallel, Distributed and Cooperative Processing 
講演論文情報の詳細
申込み研究会 CPSY 
会議コード 2015-08-CPSY-DC 
本文の言語 日本語 
タイトル(和) 動的バイナリ変換によるループ並列処理のための効率的スレッド制御手法 
サブタイトル(和)  
タイトル(英) Efficient Thread Control Method for Parallel Loop Processing by Dynamic Binary Translation 
サブタイトル(英)  
キーワード(1)(和/英) スレッドレベル並列処理 / thread level parallel processing  
キーワード(2)(和/英) 動的バイナリ変換 / dynamic binary translation  
キーワード(3)(和/英) 自動並列化 / automatic parallelization  
キーワード(4)(和/英) 実行時オーバヘッド / runtime overhead  
キーワード(5)(和/英) スレッド制御 / thread control  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 小渕 裕之 / Hiroyuki Obuchi / オブチ ヒロユキ
第1著者 所属(和/英) 宇都宮大学 (略称: 宇都宮大)
Utsunomiya University (略称: Utsunomiya Univ.)
第2著者 氏名(和/英/ヨミ) 大津 金光 / Kanemitsu Ootsu / オオツ カネミツ
第2著者 所属(和/英) 宇都宮大学 (略称: 宇都宮大)
Utsunomiya University (略称: Utsunomiya Univ.)
第3著者 氏名(和/英/ヨミ) 大川 猛 / Takeshi Ohkawa / オオカワ タケシ
第3著者 所属(和/英) 宇都宮大学 (略称: 宇都宮大)
Utsunomiya University (略称: Utsunomiya Univ.)
第4著者 氏名(和/英/ヨミ) 横田 隆史 / Takashi Yokota / ヨコタ タカシ
第4著者 所属(和/英) 宇都宮大学 (略称: 宇都宮大)
Utsunomiya University (略称: Utsunomiya Univ.)
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2015-08-05 14:30:00 
発表時間 30分 
申込先研究会 CPSY 
資料番号 CPSY2015-29 
巻番号(vol) vol.115 
号番号(no) no.174 
ページ範囲 pp.155-160 
ページ数
発行日 2015-07-28 (CPSY) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会