電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
技報オンライン
‥‥ (ESS/通ソ/エレソ/ISS)
技報アーカイブ
‥‥ (エレソ/通ソ)
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2015-06-17 11:10
大規模回路向けテストパタン集合最小化手法の高速化について
松永裕介九大
抄録 (和) 本稿では大規模回路に適用可能なテストパタン集合最小化手法の高速化技術につ
いて述べる.
具体的には,故障もしくは故障集合の検出条件に対する,十分割り当てと必要割
り当てという概念を提案し,それらを用いて,故障間の支配関係や両立関係の
検査を効率よく行うアルゴリズムを提案している.
ベンチマーク回路を用いた評価実験の結果,
同様の処理を行う既存手法に比べて同等の解をはるかに高速に求めることに成功している.
特に大規模な回路に対して高速化の効果が大きい. 
(英) This paper presents accelerating techniques for test pattern compaction algorithm applicable for
large scale circuits.
New concepts called `sufficient assignments' and `mandatory
assignments' for fault detection are proposed.
Novel algorithms checking fault dominance and fault compatibility
utilizing these concepts are also described.
The experimental results show that the proposed techniques achieve
big speed up while maintainig the test compaction capability similar.
キーワード (和) テストパタン生成 / テストパタン最小化 / 充足可能性判定問題 / / / / /  
(英) test pattern generation / test pattern compaction / SAT / / / / /  
文献情報 信学技報, vol. 115, no. 88, VLD2015-12, pp. 25-30, 2015年6月.
資料番号 VLD2015-12 
発行日 2015-06-10 (CAS, VLD, SIP, MSS) 
ISSN Print edition: ISSN 0913-5685  Online edition: ISSN 2432-6380

研究会情報
研究会 MSS CAS SIP VLD  
開催期間 2015-06-17 - 2015-06-18 
開催地(和) 小樽商科大学 
開催地(英) Otaru University of Commerce 
テーマ(和) システムと信号処理および一般 
テーマ(英) System, signal processing and related topics 
講演論文情報の詳細
申込み研究会 VLD 
会議コード 2015-06-MSS-CAS-SIP-VLD 
本文の言語 日本語 
タイトル(和) 大規模回路向けテストパタン集合最小化手法の高速化について 
サブタイトル(和)  
タイトル(英) Accelerating techniques for test pattern compaction for large circuits 
サブタイトル(英)  
キーワード(1)(和/英) テストパタン生成 / test pattern generation  
キーワード(2)(和/英) テストパタン最小化 / test pattern compaction  
キーワード(3)(和/英) 充足可能性判定問題 / SAT  
キーワード(4)(和/英) /  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 松永 裕介 / Yusuke Matsunaga / マツナガ ユウスケ
第1著者 所属(和/英) 九州大学 (略称: 九大)
Kyushu University (略称: Kyushu Univ.)
第2著者 氏名(和/英/ヨミ) / /
第2著者 所属(和/英) (略称: )
(略称: )
第3著者 氏名(和/英/ヨミ) / /
第3著者 所属(和/英) (略称: )
(略称: )
第4著者 氏名(和/英/ヨミ) / /
第4著者 所属(和/英) (略称: )
(略称: )
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者
発表日時 2015-06-17 11:10:00 
発表時間 25 
申込先研究会 VLD 
資料番号 IEICE-CAS2015-5,IEICE-VLD2015-12,IEICE-SIP2015-36,IEICE-MSS2015-5 
巻番号(vol) IEICE-115 
号番号(no) no.87(CAS), no.88(VLD), no.89(SIP), no.90(MSS) 
ページ範囲 pp.25-30 
ページ数 IEICE-6 
発行日 IEICE-CAS-2015-06-10,IEICE-VLD-2015-06-10,IEICE-SIP-2015-06-10,IEICE-MSS-2015-06-10 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会