お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2015-06-16 15:00
レイアウトデータを用いたテスト時の高消費電力エリア特定手法に関する研究
宮瀬紘平九工大)・ザウアー マティアスベッカー ベルンドフライブルク大)・温 暁青梶原誠司九工大DC2015-18
抄録 (和) 実速度スキャンテストにおける消費電力増大に関する問題は年々深刻化している.特に,瞬間的な過度の消費電力の増加は,過度なIR-dropを引き起こし誤テストの原因となる.このような誤テストを回避するためのテスト生成手法として重要なのは,消費電力およびIR-dropを正しく迅速に見積もることと,消費電力を削減することである.テスト時の過度な消費電力を見積もる手法として重要なのは,回路全体の信号値遷移の合計だけではなく,過度なIR-dropが起こりそうな箇所を特定することも重要である.本稿では,テストベクトルを用いないで,過度な電力を消費するエリアを特定する手法を提案する.IWLS2005ベンチマーク回路に対する実験では,提案手法が効果的に過度な電力を消費するエリアを特定することが可能であることを示す. 
(英) The problems related to power consumption during at-speed testing is becoming more serious. Particularly, excessive peak power causes excessive IR-drop, resulting in test malfunction. In order to avoid such test malfunction, fast and accurate power estimation method and power reduction method are very important. In power estimation methods, not only counting the total number of switching activity is required, but also obtaining areas where likely excessive IR-drop occurs. In this paper, we propose a method to identify high test power areas in layout design. Experimental results for IWLS benchmark circuits demonstrate that the proposed method can effectively identify areas consuming high power.
キーワード (和) 実速度テスト / テスト時の消費電力 / 誤テスト / 遷移遅延故障 / テスト生成 / / /  
(英) at-speed testing / power consumption during test / test malfunction / transition delay test / test generation / / /  
文献情報 信学技報, vol. 115, no. 86, DC2015-18, pp. 13-18, 2015年6月.
資料番号 DC2015-18 
発行日 2015-06-09 (DC) 
ISSN Print edition: ISSN 0913-5685    Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード DC2015-18

研究会情報
研究会 DC  
開催期間 2015-06-16 - 2015-06-16 
開催地(和) 機械振興会館 地下3階2号室 
開催地(英) Kikai-Shinko-Kaikan Bldg. 
テーマ(和) 高信頼性設計/テスト,一般 
テーマ(英) Reliable design and Test, etc. 
講演論文情報の詳細
申込み研究会 DC 
会議コード 2015-06-DC 
本文の言語 日本語 
タイトル(和) レイアウトデータを用いたテスト時の高消費電力エリア特定手法に関する研究 
サブタイトル(和)  
タイトル(英) A Method to Identify High Test Power Areas in Layout Design 
サブタイトル(英)  
キーワード(1)(和/英) 実速度テスト / at-speed testing  
キーワード(2)(和/英) テスト時の消費電力 / power consumption during test  
キーワード(3)(和/英) 誤テスト / test malfunction  
キーワード(4)(和/英) 遷移遅延故障 / transition delay test  
キーワード(5)(和/英) テスト生成 / test generation  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 宮瀬 紘平 / Kohei Miyase / ミヤセ コウヘイ
第1著者 所属(和/英) 九州工業大学 (略称: 九工大)
Kyushu Institute of Technology (略称: Kyutech)
第2著者 氏名(和/英/ヨミ) ザウアー マティアス / Matthias Sauer / ザウアー マティアス
第2著者 所属(和/英) フライブルク大学 (略称: フライブルク大)
University of Freiburg (略称: Univ. Freiburg)
第3著者 氏名(和/英/ヨミ) ベッカー ベルンド / Bernd Becker / ベッカー ベルンド
第3著者 所属(和/英) フライブルク大学 (略称: フライブルク大)
University of Freiburg (略称: Univ. Freiburg)
第4著者 氏名(和/英/ヨミ) 温 暁青 / Xiaoqing Wen / オン ギョウセイ
第4著者 所属(和/英) 九州工業大学 (略称: 九工大)
Kyushu Institute of Technology (略称: Kyutech)
第5著者 氏名(和/英/ヨミ) 梶原 誠司 / Seiji Kajihara / カジハラ セイジ
第5著者 所属(和/英) 九州工業大学 (略称: 九工大)
Kyushu Institute of Technology (略称: Kyutech)
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2015-06-16 15:00:00 
発表時間 25分 
申込先研究会 DC 
資料番号 DC2015-18 
巻番号(vol) vol.115 
号番号(no) no.86 
ページ範囲 pp.13-18 
ページ数
発行日 2015-06-09 (DC) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会