講演抄録/キーワード |
講演名 |
2015-03-07 08:55
CMOSアナログ回路におけるバイアス回路制御方式の改良と性能評価 ○堀 遼平(立命館大)・熊本敏夫(阪産大)・白畑正芳・藤野 毅(立命館大) CPSY2014-175 DC2014-101 |
抄録 |
(和) |
消費電力の小さいセンサノードデバイスの実現のため,ノーマリオフ(Noff)・コンピューティング技術を活用したデバイス制御が注目されている.これはアプリケーションの動作中であっても,使用していないハードウェアへの電源供給を断つことで消費電力を削減する技術である.この技術をアナログ回路にも適用するために,我々はアナログ回路の動作・非動作を,アナログ回路動作に必要である中間電圧を生成するバイアス回路によって制御する手法を提案してきた.
本論文では以前提案したバイアス回路の改良版について述べる.この改良提案構成では動作時にスタートアップ回路に流れる電流を削減することが可能になり,より低消費電力な動作が可能になる.回路モデルに対してSPICEシミュレーションを行い,セトリングタイムにおける総消費電流を約57.8%,動作時の平均消費電流を約68.0%削減したことを確認した. |
(英) |
The power control using Noff (Normally-off) scheme for realization low power sensor node device is gathering a lot of attention. It is the technology that reduces power consumptions by cutting power-supplies for unused hardware even if application is running. To realize Noff scheme for analog circuits, the controlling active state and non-active state in analog circuit devices by bias circuits is proposed. A bias circuit is a part of the analog circuits which generates intermediate voltages for analog operation. In this paper, Improvement of bias circuit for Noff scheme is proposed. The structure of novel bias circuit reduces power consumption while active state. With SPICE simulation, the total current consumption in settling time and the average current consumption in active time are reduced by about 57.8% and 68.0% compared with existing bias circuit. |
キーワード |
(和) |
ノーマリオフ / バイアス回路 / CMOSアナログ回路 / セトリングタイム / 低消費電力化 / / / |
(英) |
Normally-off / Bias Circuit / CMOS analog circuit / Settling time / Low Power / / / |
文献情報 |
信学技報, vol. 114, no. 506, CPSY2014-175, pp. 77-82, 2015年3月. |
資料番号 |
CPSY2014-175 |
発行日 |
2015-02-27 (CPSY, DC) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
CPSY2014-175 DC2014-101 |