お知らせ 研究会の開催と会場に参加される皆様へのお願い(2020年6月開催)
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2015-03-03 16:15
[記念講演]A Bit-Write Reduction Method based on Error-Correcting Codes for Non-Volatile Memories
Masashi TawadaShinji KimuraMasao YanagisawaNozomu TogawaWaseda Univ.VLD2014-173
抄録 (和) Non-volatile memory is superior to SRAM in terms of its high density and low leakage power
but it consumes larger writing energy than SRAM.
It is necessary to reduce writing energy to solve the problem.
In this paper, we reduce writing energy of non-volatile memory by decreasing the number of writing bits.
We propose a new code based on error-correcting codes and a bit-write reduction method using the code for non-volatile memory.
We call this new code a write-reduction code.
Our method uses encoder and decoder circuits around a memory architecture.
When writing a data, it is encoded into a write-reduction codeword and written into a memory cell.
When reading a data, a write-reduction codeword is decoded into a normal data.
In our write-reduction codes, each data corresponds to an information vector in an error-correcting code and an
information vector corresponds not to a single codeword but a set of write-reduction codewords.
When we encode a data to a codeword, the codeword minimizing the number of flipped bits is selected.
We demonstrate up to 75% writing bits reduction and up to 72% energy reduction. 
(英) Non-volatile memory is superior to SRAM in terms of its high density and low leakage power
but it consumes larger writing energy than SRAM.
It is necessary to reduce writing energy to solve the problem.
In this paper, we reduce writing energy of non-volatile memory by decreasing the number of writing bits.
We propose a new code based on error-correcting codes and a bit-write reduction method using the code for non-volatile memory.
We call this new code a write-reduction code.
Our method uses encoder and decoder circuits around a memory architecture.
When writing a data, it is encoded into a write-reduction codeword and written into a memory cell.
When reading a data, a write-reduction codeword is decoded into a normal data.
In our write-reduction codes, each data corresponds to an information vector in an error-correcting code and an
information vector corresponds not to a single codeword but a set of write-reduction codewords.
When we encode a data to a codeword, the codeword minimizing the number of flipped bits is selected.
We demonstrate up to 75% writing bits reduction and up to 72% energy reduction.
キーワード (和) non-volatile memory / bit-write reduction / energy reduction / write-reduction code / error-correctin code / / /  
(英) non-volatile memory / bit-write reduction / energy reduction / write-reduction code / error-correctin code / / /  
文献情報 信学技報, vol. 114, no. 476, VLD2014-173, pp. 115-115, 2015年3月.
資料番号 VLD2014-173 
発行日 2015-02-23 (VLD) 
ISSN Print edition: ISSN 0913-5685  Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード VLD2014-173

研究会情報
研究会 VLD  
開催期間 2015-03-02 - 2015-03-04 
開催地(和) 沖縄県青年会館 
開催地(英) Okinawa Seinen Kaikan 
テーマ(和) システムオンシリコンを支える設計技術 
テーマ(英)  
講演論文情報の詳細
申込み研究会 VLD 
会議コード 2015-03-VLD 
本文の言語 英語 
タイトル(和)  
サブタイトル(和)  
タイトル(英) A Bit-Write Reduction Method based on Error-Correcting Codes for Non-Volatile Memories 
サブタイトル(英)  
キーワード(1)(和/英) non-volatile memory / non-volatile memory  
キーワード(2)(和/英) bit-write reduction / bit-write reduction  
キーワード(3)(和/英) energy reduction / energy reduction  
キーワード(4)(和/英) write-reduction code / write-reduction code  
キーワード(5)(和/英) error-correctin code / error-correctin code  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) Masashi Tawada / Masashi Tawada /
第1著者 所属(和/英) Waseda University (略称: 早大)
Waseda University (略称: Waseda Univ.)
第2著者 氏名(和/英/ヨミ) Shinji Kimura / Shinji Kimura /
第2著者 所属(和/英) Waseda University (略称: 早大)
Waseda University (略称: Waseda Univ.)
第3著者 氏名(和/英/ヨミ) Masao Yanagisawa / Masao Yanagisawa /
第3著者 所属(和/英) Waseda University (略称: 早大)
Waseda University (略称: Waseda Univ.)
第4著者 氏名(和/英/ヨミ) Nozomu Togawa / Nozomu Togawa /
第4著者 所属(和/英) Waseda University (略称: 早大)
Waseda University (略称: Waseda Univ.)
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者
発表日時 2015-03-03 16:15:00 
発表時間 25 
申込先研究会 VLD 
資料番号 IEICE-VLD2014-173 
巻番号(vol) IEICE-114 
号番号(no) no.476 
ページ範囲 p.115 
ページ数 IEICE-1 
発行日 IEICE-VLD-2015-02-23 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会