講演抄録/キーワード |
講演名 |
2015-03-03 10:20
整数線形計画法による高面積効率耐ソフトエラーデータパス回路合成 ○呉 政訓・金子峰雄(北陸先端大) VLD2014-164 |
抄録 |
(和) |
近年,半導体デバイスの微細化が進み,それに伴ったソフトエラーによるVLSI の信頼性の低下が問題となっている.これに対して,高位合成の枠組みで耐ソフトエラーデータパスを合成する一手法が提案された.提案手法は2 系統の比較による誤り検出とリトライによる誤り訂正を基盤としており,冗長化によるハードウェアおよび時間的オーバーヘッドを緩和するための,副演算部と再演算部の間の投機的資源共有に大きな特徴がある.本稿では,この投機的資源共有を考慮した耐ソフトエラーデータパス合成問題に対する整数線形計画法による厳密解法を提案する.これにより小規模計算に対する厳密最適解を与えることができ,また,データパス合成問題に対する発見的解法の評価にも利用できる. |
(英) |
As the device size decreases, reliability degradation caused by soft-errors has become one of the greatest issues in VLSIs. In our previous study, we proposed a method to synthesize soft-error tolerant application-specific datapaths via high-level synthesis. Our method is based on a concurrent error detection and a retry mechanism for error detection and correction, and adopts speculative resource sharing between retry parts and secondary parts for hardware/time overhead mitigation. In this paper, we propose an integer linear programming-based solution for area-efficient soft-error tolerant datapath synthesis considering speculative resource sharing. |
キーワード |
(和) |
整数線形計画法 / 投機的資源共有 / アルゴリズム冗長化 / ソフトエラー / 高位合成 / / / |
(英) |
integer linear programming / speculative resource sharing / redundancy / soft-error / high-level synthesis / / / |
文献情報 |
信学技報, vol. 114, no. 476, VLD2014-164, pp. 67-72, 2015年3月. |
資料番号 |
VLD2014-164 |
発行日 |
2015-02-23 (VLD) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
VLD2014-164 |