電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
技報オンライン
‥‥ (ESS/通ソ/エレソ/ISS)
技報アーカイブ
‥‥ (エレソ/通ソ)
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2015-03-02 13:25
側壁プロセス配線におけるカットパターン削減手法
高橋紀之井原岳志高橋篤司東工大
技報オンラインサービス実施中
抄録 (和) 側壁プロセスによるダブルパターニング(SADP)によって実現可能な配線パターンを,
効率よく生成するために,二色配線グリッドを用いて配線を生成する手法が提案されている.
また,SADPのためのパターンマスクにカットパターンを用いると,
トリムマスクが不要となるが,多くのカットパターンを用いると
ウェハ上に実現されるパターンの信頼性が低下する可能性が高い.
本研究では,SADPのためのパターンマスクで必要となるカットパターン数が少ない配線を生成する
SADPのための二色配線グリッドを用いた配線手法を提案する. 
(英) In Self-Aligned Double Patterning (SADP),
a routing method that generates a SADP friendly routing pattern efficiently
by using two-color base grid was proposed.
A routing pattern can be realized without trim mask
if a special pattern called cut-pattern is used in a pattern mask of SADP.
However the reliability of a wafer image is expected to be reduced
if the number of cut-patterns used increases.
In this paper, we propose a routing method that realizes
a routing pattern with less cut-patterns
by using two-color base grid.
キーワード (和) SADP / 2色グリッド / マスク / カットパターン / / / /  
(英) SADP / Two-color base grid / Mask / Cut-Pattern / / / /  
文献情報 信学技報, vol. 114, no. 476, VLD2014-154, pp. 7-12, 2015年3月.
資料番号 VLD2014-154 
発行日 2015-02-23 (VLD) 
ISSN Print edition: ISSN 0913-5685  Online edition: ISSN 2432-6380

研究会情報
研究会 VLD  
開催期間 2015-03-02 - 2015-03-04 
開催地(和) 沖縄県青年会館 
開催地(英) Okinawa Seinen Kaikan 
テーマ(和) システムオンシリコンを支える設計技術 
テーマ(英)  
講演論文情報の詳細
申込み研究会 VLD 
会議コード 2015-03-VLD 
本文の言語 日本語 
タイトル(和) 側壁プロセス配線におけるカットパターン削減手法 
サブタイトル(和)  
タイトル(英) A cut-pattern reduction method for routing in Self-Aligned Double Patterning 
サブタイトル(英)  
キーワード(1)(和/英) SADP / SADP  
キーワード(2)(和/英) 2色グリッド / Two-color base grid  
キーワード(3)(和/英) マスク / Mask  
キーワード(4)(和/英) カットパターン / Cut-Pattern  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 高橋 紀之 / Noriyuki Takahashi / タカハシ ノリユキ
第1著者 所属(和/英) 東京工業大学 (略称: 東工大)
Tokyo Institute of Technology (略称: Tokyo Tech)
第2著者 氏名(和/英/ヨミ) 井原 岳志 / Takeshi Ihara / イハラ タケシ
第2著者 所属(和/英) 東京工業大学 (略称: 東工大)
Tokyo Institute of Technology (略称: Tokyo Tech)
第3著者 氏名(和/英/ヨミ) 高橋 篤司 / Atsushi Takahashi / タカハシ アツシ
第3著者 所属(和/英) 東京工業大学 (略称: 東工大)
Tokyo Institute of Technology (略称: Tokyo Tech)
第4著者 氏名(和/英/ヨミ) / /
第4著者 所属(和/英) (略称: )
(略称: )
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者
発表日時 2015-03-02 13:25:00 
発表時間 25 
申込先研究会 VLD 
資料番号 IEICE-VLD2014-154 
巻番号(vol) IEICE-114 
号番号(no) no.476 
ページ範囲 pp.7-12 
ページ数 IEICE-6 
発行日 IEICE-VLD-2015-02-23 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会