講演抄録/キーワード |
講演名 |
2015-01-30 10:30
剰余SD数演算回路を用いた算術演算誤り検出 ○根間祐智・田中勇樹・茂木和弘・魏 書剛(群馬大) VLD2014-136 CPSY2014-145 RECONF2014-69 |
抄録 |
(和) |
積和演算誤りの検出について, 剰余演算を導入することにより高速でコンパクトな演算誤り検出回路を構成できる.
本研究では,$2^p pm 1$ を法とした剰余SD数(Signed-Digit number)算術演算を用いた剰余加算が1段のSD数加算と同じ定数時間で行えることに着目し,剰余SD数加算による2分木構造の誤り検出回路を検討する.
具体的には,2進数-剰余SD数変換と剰余SD数乗算を高速に行える2分木構造のアルゴリズムを提案し,そして,全体の加算段数が最小となる剰余SD数加算の2分木を構築する.
また,2ビット以上の誤りが発生した場合,検出できない誤りと法の関係について考察する.
2つの法を選ぶことにより, すべての2ビット誤りを検出できることを明らかにした.
剰余SD数演算を用いた算術演算誤り検出回路と2進数演算による算術演算誤り検出回路を比較し,提案する回路の高速性を明らかにする. |
(英) |
For error detection of multiply-accumulate operation, a residue error detector can be considered for the VLSI implementation with compact and high speed performance.
In this paper, we propose an error detection circuit using a binary tree of an efficient residue Signed-Digit (SD) number adders, in which the residue SD addition is performed in the same constant time as an SD adder.
In detail, the circuits for converting the binary numbers to residue SD numbers and residue SD multiplication are designed in the structure of binary SD adder trees.
We merge the trees into efficient adder tree with the least addition stages.
We also discuss the relationship between the error bits and the moduli.
All two-bit errors of arithmetic can be detected by selecting two moduli.
The design experiments show that the proposed error detection circuits are high speed comparing to that using the binary arithmetic. |
キーワード |
(和) |
Signed-Digit(SD)数 / 剰余SD数加算 / 剰余SD数乗算 / 2分木構造 / 算術演算誤り検出 / / / |
(英) |
Signed-Digit(SD) number / residue SD addition / residue SD multiplication / binary tree / Arithmetic error detection / / / |
文献情報 |
信学技報, vol. 114, no. 426, VLD2014-136, pp. 151-156, 2015年1月. |
資料番号 |
VLD2014-136 |
発行日 |
2015-01-22 (VLD, CPSY, RECONF) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
VLD2014-136 CPSY2014-145 RECONF2014-69 |
|