講演抄録/キーワード |
講演名 |
2015-01-29 15:25
予測残差長の偏りを利用した小面積帯域圧縮ハードウェアの提案 ○上野知洋・伊藤 涼・佐野健太郎・山本 悟(東北大) VLD2014-123 CPSY2014-132 RECONF2014-56 |
抄録 |
(和) |
本稿では,ハードウェアによる数値計算を高性能化する,帯域圧縮のための小面積データ圧縮ハードウェアの実現手法について述べる.FPGAを用いた数値計算への帯域圧縮適用には,複数チャネル化への対応のため圧縮ハードウェアの大幅な小面積化が不可欠である.面積増大の原因となるバレルシフタのリソース使用を削減するために,予測残差長の偏りを利用した手法を提案する.この提案手法に対して,モデル化した残差長分布による圧縮性能評価を行い,圧縮率の傾向と適用するデータについての考察を行う.また,ハードウェア実装による回路面積の評価から,帯域圧縮ハードウェアの小面積化を実現できたことを示す.これらの評価から得られた圧縮性能と回路面積の両方において,提案手法が小面積帯域圧縮ハードウェア実現に有効であることを示す. |
(英) |
This paper shows a compact bandwidth compressor to increase the performance of numerical computation on FPGA. We must reduce an area overhead of the compressor to apply to numerical computation with multiple channels. Therefore, we propose a method exploited distribution of residual length to reduce the area of barrel shifters which cause of huge hardware. We show that the proposed method achieves a decent compression ratio with very small compressor by simulation with modeled data and hardware implementation. |
キーワード |
(和) |
帯域 / データ圧縮 / 予測 / 残差 / FPGA / / / |
(英) |
Bandwidth / Data Compression / Prediction / Residual / FPGA / / / |
文献情報 |
信学技報, vol. 114, no. 428, RECONF2014-56, pp. 73-78, 2015年1月. |
資料番号 |
RECONF2014-56 |
発行日 |
2015-01-22 (VLD, CPSY, RECONF) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
VLD2014-123 CPSY2014-132 RECONF2014-56 |
研究会情報 |
研究会 |
RECONF CPSY VLD IPSJ-SLDM |
開催期間 |
2015-01-29 - 2015-01-30 |
開催地(和) |
慶應義塾大学 日吉キャンパス |
開催地(英) |
Hiyoshi Campus, Keio University |
テーマ(和) |
FPGA応用および一般 |
テーマ(英) |
FPGA Applications, etc |
講演論文情報の詳細 |
申込み研究会 |
RECONF |
会議コード |
2015-01-RECONF-CPSY-VLD-SLDM |
本文の言語 |
日本語 |
タイトル(和) |
予測残差長の偏りを利用した小面積帯域圧縮ハードウェアの提案 |
サブタイトル(和) |
|
タイトル(英) |
Small Bandwidth Compression Hardware Exploited Distribution of Length of Prediction Residual |
サブタイトル(英) |
|
キーワード(1)(和/英) |
帯域 / Bandwidth |
キーワード(2)(和/英) |
データ圧縮 / Data Compression |
キーワード(3)(和/英) |
予測 / Prediction |
キーワード(4)(和/英) |
残差 / Residual |
キーワード(5)(和/英) |
FPGA / FPGA |
キーワード(6)(和/英) |
/ |
キーワード(7)(和/英) |
/ |
キーワード(8)(和/英) |
/ |
第1著者 氏名(和/英/ヨミ) |
上野 知洋 / Tomohiro Ueno / ウエノ トモヒロ |
第1著者 所属(和/英) |
東北大学 (略称: 東北大)
Tohoku University (略称: Tohoku Univ.) |
第2著者 氏名(和/英/ヨミ) |
伊藤 涼 / Ryo Ito / イトウ リョウ |
第2著者 所属(和/英) |
東北大学 (略称: 東北大)
Tohoku University (略称: Tohoku Univ.) |
第3著者 氏名(和/英/ヨミ) |
佐野 健太郎 / Kentaro Sano / サノ ケンタロウ |
第3著者 所属(和/英) |
東北大学 (略称: 東北大)
Tohoku University (略称: Tohoku Univ.) |
第4著者 氏名(和/英/ヨミ) |
山本 悟 / Satoru Yamamoto / ヤマモト サトル |
第4著者 所属(和/英) |
東北大学 (略称: 東北大)
Tohoku University (略称: Tohoku Univ.) |
第5著者 氏名(和/英/ヨミ) |
/ / |
第5著者 所属(和/英) |
(略称: )
(略称: ) |
第6著者 氏名(和/英/ヨミ) |
/ / |
第6著者 所属(和/英) |
(略称: )
(略称: ) |
第7著者 氏名(和/英/ヨミ) |
/ / |
第7著者 所属(和/英) |
(略称: )
(略称: ) |
第8著者 氏名(和/英/ヨミ) |
/ / |
第8著者 所属(和/英) |
(略称: )
(略称: ) |
第9著者 氏名(和/英/ヨミ) |
/ / |
第9著者 所属(和/英) |
(略称: )
(略称: ) |
第10著者 氏名(和/英/ヨミ) |
/ / |
第10著者 所属(和/英) |
(略称: )
(略称: ) |
第11著者 氏名(和/英/ヨミ) |
/ / |
第11著者 所属(和/英) |
(略称: )
(略称: ) |
第12著者 氏名(和/英/ヨミ) |
/ / |
第12著者 所属(和/英) |
(略称: )
(略称: ) |
第13著者 氏名(和/英/ヨミ) |
/ / |
第13著者 所属(和/英) |
(略称: )
(略称: ) |
第14著者 氏名(和/英/ヨミ) |
/ / |
第14著者 所属(和/英) |
(略称: )
(略称: ) |
第15著者 氏名(和/英/ヨミ) |
/ / |
第15著者 所属(和/英) |
(略称: )
(略称: ) |
第16著者 氏名(和/英/ヨミ) |
/ / |
第16著者 所属(和/英) |
(略称: )
(略称: ) |
第17著者 氏名(和/英/ヨミ) |
/ / |
第17著者 所属(和/英) |
(略称: )
(略称: ) |
第18著者 氏名(和/英/ヨミ) |
/ / |
第18著者 所属(和/英) |
(略称: )
(略称: ) |
第19著者 氏名(和/英/ヨミ) |
/ / |
第19著者 所属(和/英) |
(略称: )
(略称: ) |
第20著者 氏名(和/英/ヨミ) |
/ / |
第20著者 所属(和/英) |
(略称: )
(略称: ) |
講演者 |
第1著者 |
発表日時 |
2015-01-29 15:25:00 |
発表時間 |
20分 |
申込先研究会 |
RECONF |
資料番号 |
VLD2014-123, CPSY2014-132, RECONF2014-56 |
巻番号(vol) |
vol.114 |
号番号(no) |
no.426(VLD), no.427(CPSY), no.428(RECONF) |
ページ範囲 |
pp.73-78 |
ページ数 |
6 |
発行日 |
2015-01-22 (VLD, CPSY, RECONF) |