講演抄録/キーワード |
講演名 |
2015-01-29 16:05
PWM制御向け高時間分解能信号生成回路のFPGA実装 ○柏木 瞬・光武大貴・谷口弘展・柴田裕一郎・小栗 清・丸田英徳・黒川不二雄(長崎大) VLD2014-125 CPSY2014-134 RECONF2014-58 |
抄録 |
(和) |
近年、電子機器の省エネ化への取り組みとしてスイッチング電源のディジタル
制御とその高周波化が注目されている。FPGAを用いたディジタル制御電源は電
圧の変化に対する効果的な制御をリアルタイムに行うことができ、高速な並列
演算回路によって制御の高速化が可能となる。一方、スイッチング電源の高周
波化に対応するためには、FPGAの資源使用量を抑えつつ、PWM制御の時間分解能
を向上させる方法を考えることが課題となる。
そこで、本稿ではパラレルデータをシリアルデータに変換する
SerDesプリミィブとシリアルデータの遅延量を細粒度に変更できる
ODELAYE2プリミティブを組み合わせた新しいPWM信号生成回路を提案する。
この回路を実際にFPGAに実装した
ところ、約0.08nsの時間分解能を持つPWM信号を生成することができ、遅延の線形性
についても概ね良好であることを確認した。
また、資源使用数については、Slice数37、
Flip Flop数63、LUT数98となり、少ない回路規模で実現できることが明かになっ
た。 |
(英) |
Recently, high-frequency digitally controlled switching power supplies
have received increasing attention in the context of energy saving for
electronic equipments. Digitally controlled switching power supplies
using FPGAs can perform real-time effective control for voltage
changes, by making the best use of high-speed parallel arithmetic circuits.
On the other hand, one of the challenges for high-frequency control is
to improve time resolution of PWM control while alleviating FPGA resource
utilization.
This paper shows a novel PWM signal generation circuit with
an SerDes primitive for parallel-serial conversion and an ODELAYE2
primitive for fine grained adjustment of a delay quantity.
Empirical evaluation results reveal that the proposed circuit
can control the duration of the PWM signal in units of approximately
0.08ns and achieves preferable linearity of the delay.
The required hardware amount is also small: 37 slices, 63
flip-flops, and 98 LUTs are utilized, respectively. |
キーワード |
(和) |
FPGA / スイッチング電源 / PWM制御 / odelay / Serdes / / / |
(英) |
FPGA / Switching Power Supply / PWM Control / odelay / SerDes / / / |
文献情報 |
信学技報, vol. 114, no. 428, RECONF2014-58, pp. 85-90, 2015年1月. |
資料番号 |
RECONF2014-58 |
発行日 |
2015-01-22 (VLD, CPSY, RECONF) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
VLD2014-125 CPSY2014-134 RECONF2014-58 |