電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
技報オンライン
‥‥ (ESS/通ソ/エレソ/ISS)
技報アーカイブ
‥‥ (エレソ/通ソ)
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2015-01-27 14:50
[招待講演]次世代垂直磁化MTJと非対称磁場補正技術を用いたキャッシュメモリ向け低電力高密度STT-MRAM
池上一隆野口紘希鎌田親義天野 実安部恵子櫛田桂一落合隆夫下村尚治板井翔吾才田大輔田中千加川澄 篤原 浩幸伊藤順一藤田 忍東芝エレソ技報アーカイブへのリンク:SDM2014-142
抄録 (和) 近年のプロセッサにおける性能向上はキャッシュメモリの増大に頼っている。しかしながら、従来のキャッシュメモリでは、SRAMのリーク電力や大きなセルサイズが課題として知られている。キャッシュメモリの低電力化と省面積化を同時に実現する技術として、MTJの利用が期待されている。MTJを利用したキャッシュメモリでは、書き込み電力の低減とロジックCMOSとのインテグレーションが課題である。本稿では上記の課題を解決するために、次世代MTJの開発、低温インテグレーション技術、そしてキャッシュメモリのデータの非対称性を利用した非対称磁場補正技術を開発した。提案技術を使用することで、7%のパフォーマンスオーバーヘッドで60%のキャッシュメモリの電力削減が可能なことを示した。 
(英) Due to difficulty to increase clock frequency, recent processors increase cache memory to improve performance. However, leakage current and large cell size of SRAM is known to be issues. To reduce power and area simultaneously, magnetic tunneling junction (MTJ) based cache memory is considered promising. There are two issues for realizing MTJ based cache memory, one is large write current of MTJ and the other is integration with logic CMOS. In this paper, we develop three technologies to resolve these issues, low power advanced-MTJ development, low temperature integration technology and asymmetric compensation technology which utilize asymmetry of cache data. By proposed technology, cache power can be reduced 60% with only 7% performance overhead.
キーワード (和) MTJ / MRAM / STT-MRAM / キャッシュメモリ / ノーマリーオフコンピューティング / / /  
(英) MTJ / MRAM / STT-MRAM / cache memory / normally-off computing / / /  
文献情報 信学技報, vol. 114, no. 421, SDM2014-142, pp. 29-32, 2015年1月.
資料番号 SDM2014-142 
発行日 2015-01-20 (SDM) 
ISSN Print edition: ISSN 0913-5685  Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)

研究会情報
研究会 SDM  
開催期間 2015-01-27 - 2015-01-27 
開催地(和) 機械振興会館 
開催地(英) Kikai-Shinko-Kaikan Bldg. 
テーマ(和) 先端CMOSデバイス・ プロセス技術(IEDM特集) 
テーマ(英)  
講演論文情報の詳細
申込み研究会 SDM 
会議コード 2015-01-SDM 
本文の言語 日本語 
タイトル(和) 次世代垂直磁化MTJと非対称磁場補正技術を用いたキャッシュメモリ向け低電力高密度STT-MRAM 
サブタイトル(和)  
タイトル(英) Low power and high memory density STT-MRAM for embedded cache memory using advanced perpendicular MTJ integrations and asymmetric compensation techniques 
サブタイトル(英)  
キーワード(1)(和/英) MTJ / MTJ  
キーワード(2)(和/英) MRAM / MRAM  
キーワード(3)(和/英) STT-MRAM / STT-MRAM  
キーワード(4)(和/英) キャッシュメモリ / cache memory  
キーワード(5)(和/英) ノーマリーオフコンピューティング / normally-off computing  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 池上 一隆 / Kazutaka Ikegami /
第1著者 所属(和/英) 株式会社東芝 (略称: 東芝)
Toshiba Corporation (略称: Toshiba)
第2著者 氏名(和/英/ヨミ) 野口 紘希 / Hiroki Noguchi /
第2著者 所属(和/英) 株式会社東芝 (略称: 東芝)
Toshiba Corporation (略称: Toshiba)
第3著者 氏名(和/英/ヨミ) 鎌田 親義 / Chikayoshi Kamata /
第3著者 所属(和/英) 株式会社東芝 (略称: 東芝)
Toshiba Corporation (略称: Toshiba)
第4著者 氏名(和/英/ヨミ) 天野 実 / Minoru Amano /
第4著者 所属(和/英) 株式会社東芝 (略称: 東芝)
Toshiba Corporation (略称: Toshiba)
第5著者 氏名(和/英/ヨミ) 安部 恵子 / Keiko Abe /
第5著者 所属(和/英) 株式会社東芝 (略称: 東芝)
Toshiba Corporation (略称: Toshiba)
第6著者 氏名(和/英/ヨミ) 櫛田 桂一 / Keiichi Kushida /
第6著者 所属(和/英) 株式会社東芝 (略称: 東芝)
Toshiba Corporation (略称: Toshiba)
第7著者 氏名(和/英/ヨミ) 落合 隆夫 / Takao Ochiai /
第7著者 所属(和/英) 株式会社東芝 (略称: 東芝)
Toshiba Corporation (略称: Toshiba)
第8著者 氏名(和/英/ヨミ) 下村 尚治 / Naoharu Shimomura /
第8著者 所属(和/英) 株式会社東芝 (略称: 東芝)
Toshiba Corporation (略称: Toshiba)
第9著者 氏名(和/英/ヨミ) 板井 翔吾 / Shogo Itai /
第9著者 所属(和/英) 株式会社東芝 (略称: 東芝)
Toshiba Corporation (略称: Toshiba)
第10著者 氏名(和/英/ヨミ) 才田 大輔 / Daisuke Saida /
第10著者 所属(和/英) 株式会社東芝 (略称: 東芝)
Toshiba Corporation (略称: Toshiba)
第11著者 氏名(和/英/ヨミ) 田中 千加 / Chika Tanaka /
第11著者 所属(和/英) 株式会社東芝 (略称: 東芝)
Toshiba Corporation (略称: Toshiba)
第12著者 氏名(和/英/ヨミ) 川澄 篤 / Atsushi Kawasumi /
第12著者 所属(和/英) 株式会社東芝 (略称: 東芝)
Toshiba Corporation (略称: Toshiba)
第13著者 氏名(和/英/ヨミ) 原 浩幸 / Hiroyuki Hara /
第13著者 所属(和/英) 株式会社東芝 (略称: 東芝)
Toshiba Corporation (略称: Toshiba)
第14著者 氏名(和/英/ヨミ) 伊藤 順一 / Junichi Ito /
第14著者 所属(和/英) 株式会社東芝 (略称: 東芝)
Toshiba Corporation (略称: Toshiba)
第15著者 氏名(和/英/ヨミ) 藤田 忍 / Shinobu Fujita /
第15著者 所属(和/英) 株式会社東芝 (略称: 東芝)
Toshiba Corporation (略称: Toshiba)
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者
発表日時 2015-01-27 14:50:00 
発表時間 25 
申込先研究会 SDM 
資料番号 IEICE-SDM2014-142 
巻番号(vol) IEICE-114 
号番号(no) no.421 
ページ範囲 pp.29-32 
ページ数 IEICE-4 
発行日 IEICE-SDM-2015-01-20 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会