お知らせ 研究会の開催と会場に参加される皆様へのお願い(2020年10月開催~)
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2014-12-22 15:00
種々の形状の埋め込みゲートを有するInAlAs/InGaAs HEMTのモンテカルロ計算
遠藤 聡NICT/富士通研)・渡邊一世笠松章史NICT)・三村高志富士通研/NICTED2014-102 エレソ技報アーカイブへのリンク:ED2014-102
抄録 (和) InAlAs/InGaAs 系HEMT の高速化に際しては,ゲート長Lg の短縮に加えて,短チャネル効果抑制のためのゲート・チャネル間距離d の短縮も必要である.d の短縮には埋め込みゲート構造が有効な手段の一つである.埋め込みゲートの作製には,バリア層のウェットエッチングや金属のバリア層への浸透が用いられる.そのため,埋め込みゲートフット先端が丸みを帯びる.そこで本研究においては,種々の構造のゲートフット先端を有するIn0.52Al0.48As/In0.53Ga0.47As HEMT のモンテカルロ計算を行い,ゲートフット形状の影響を調べた.特に,ゲートフット先端部が丸みを帯びた現実的な構造に着目した.ソースからドレインに至るチャネル層中の電子速度の変化,ポテンシャル・電界分布を求めたところ,ゲートフット先端の“実効的な”ゲート長により電子輸送や電界分布が決まることが分った.そのため,ゲートフット先端が丸みを帯びていると,見かけ上ゲート長が短くなり短チャネル効果が強まる.埋め込みゲートを用いる場合,これらの点を考慮した上でデバイス構造を決定することが必要である.更に,丸みを帯びたゲート電極はブレイクダウンを防ぐのに有効であることが分った.また,遮断周波数fT は実効ゲート長の減少とともに増大する傾向が見られた. 
(英) To achieve higher-speed operations of InAlAs/InGaAs HEMTs, the gate-channel distance d as well as gate length Lg must be reduced to suppress the short-channel effects. The buried gate structures are one of the most effective methods to reduce the gate-channel distance d. There are mainly two methods to reduce d: one is the recessed-gate technology and another is the gate metal sinking process. In these techniques, the fabricated gate foot is not rectangular, i.e. the tip of the gate electrode is “round.” We carried out Monte Carlo (MC) simulation of In0.52Al0.48As/In0.53Ga0.47As high electron mobility transistors (HEMTs) with various shape of buried gate. Especially, we examined the HEMTs with a “realistic” buried gate in which the tip of the gate foot is “round.” We found that the “effective” gate length is determined by the length of gate foot tip from the electron velocity profiles and electric field in the channel layer. Furthermore, the “round” tip of gate electrode is convenient to prevent breakdown. The cutoff frequency fT increases with decreasing the “effective” gate length.
キーワード (和) HEMT / モンテカルロ計算 / 埋め込みゲート / 電子速度 / 電界分布 / 短チャネル効果 / 実効ゲート長 / 遮断周波数  
(英) HEMTs / Monte Carlo simulation / Buried gate / Electron velocity / Electric field / Short-channel effects / Effective gate length / Cutoff frequency  
文献情報 信学技報, vol. 114, no. 387, ED2014-102, pp. 21-26, 2014年12月.
資料番号 ED2014-102 
発行日 2014-12-15 (ED) 
ISSN Print edition: ISSN 0913-5685  Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード ED2014-102 エレソ技報アーカイブへのリンク:ED2014-102

研究会情報
研究会 ED  
開催期間 2014-12-22 - 2014-12-23 
開催地(和) 東北大学電気通信研究所 片平北キャンパス ナノ・スピン総合研究棟 
開催地(英)  
テーマ(和) ミリ波・テラヘルツ波デバイス・システム 
テーマ(英)  
講演論文情報の詳細
申込み研究会 ED 
会議コード 2014-12-ED 
本文の言語 日本語 
タイトル(和) 種々の形状の埋め込みゲートを有するInAlAs/InGaAs HEMTのモンテカルロ計算 
サブタイトル(和)  
タイトル(英) Monte Carlo Simulation of InAlAs/InGaAs HEMTs with Various Shape of Buried Gate 
サブタイトル(英)  
キーワード(1)(和/英) HEMT / HEMTs  
キーワード(2)(和/英) モンテカルロ計算 / Monte Carlo simulation  
キーワード(3)(和/英) 埋め込みゲート / Buried gate  
キーワード(4)(和/英) 電子速度 / Electron velocity  
キーワード(5)(和/英) 電界分布 / Electric field  
キーワード(6)(和/英) 短チャネル効果 / Short-channel effects  
キーワード(7)(和/英) 実効ゲート長 / Effective gate length  
キーワード(8)(和/英) 遮断周波数 / Cutoff frequency  
第1著者 氏名(和/英/ヨミ) 遠藤 聡 / Akira Endoh / エンドウ アキラ
第1著者 所属(和/英) 独立行政法人情報通信研究機構/株式会社富士通研究所 (略称: NICT/富士通研)
National Institute of Information and Communications Technology/Fujitsu Laboratories Ltd. (略称: NICT/Fujitsu Labs.)
第2著者 氏名(和/英/ヨミ) 渡邊 一世 / Issei Watanabe / ワタナベ イッセイ
第2著者 所属(和/英) 独立行政法人情報通信研究機構 (略称: NICT)
National Institute of Information and Communications Technology (略称: NICT)
第3著者 氏名(和/英/ヨミ) 笠松 章史 / Akifumi Kasamatsu / カサマツ アキフミ
第3著者 所属(和/英) 独立行政法人情報通信研究機構 (略称: NICT)
National Institute of Information and Communications Technology (略称: NICT)
第4著者 氏名(和/英/ヨミ) 三村 高志 / Takashi Mimura / ミムラ タカシ
第4著者 所属(和/英) 株式会社富士通研究所/情報通信研究機構 (略称: 富士通研/NICT)
Fujitsu Laboratories Ltd./National Institute of Information and Communications Technology (略称: Fujitsu Labs./NICT)
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者
発表日時 2014-12-22 15:00:00 
発表時間 25 
申込先研究会 ED 
資料番号 IEICE-ED2014-102 
巻番号(vol) IEICE-114 
号番号(no) no.387 
ページ範囲 pp.21-26 
ページ数 IEICE-6 
発行日 IEICE-ED-2014-12-15 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会