電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
技報オンライン
‥‥ (ESS/通ソ/エレソ/ISS)
技報アーカイブ
‥‥ (エレソ/通ソ)
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2014-11-28 09:40
不揮発メモリの書き込み削減手法のための小面積なエンコーダ/デコーダ回路構成
多和田雅師木村晋二柳澤政夫戸川 望早大VLD2014-106 DC2014-60
抄録 (和) 不揮発メモリはリーク電力が非常に小さい,電源が落ちていても情報を保持できると
いった性質から次世代メモリとして注目されている.
一方で不揮発メモリには書き込みエネルギーが大きい,書き換え回数に上限があると
いう問題がある.
書き込みエネルギーの削減とウェアレベリングを行う手法としてビットレベルでの書
き込み削減手法が存在する.
ハミング符号より生成した冗長符号を用いてメモリに保存する値を符号化して書き込
む手法が提案されている.
従来手法の回路構成では符号化のためのエンコーダ,デコーダの規模が大きくなる欠
点がある.
本稿では書き込み削減手法に適した符号構成を行うことでエンコーダ,デコーダの面
積を小さくする手法を提案する.
メモリに保存したいビットシーケンスをエンコードせずにエンコード後のベクトルと
みなしても書き込みに必要な情報が得られる.
メモリに保存されているベクトルを誤り訂正すると,デコードせずにシンドロームが
元のビットシーケンスが持つ情報と一致する.
その結果,小面積のエンコーダ,デコーダが構成できる.
提案手法によりエンコーダとデコーダを設計した結果,従来手法と比較して
面積が削減されることを確認する. 
(英) Non-volatile memory has many advantages such as low leakage power and
non-volatility. However, there are problems that a non-volatile memory
consumes a large amount of energy in writing and that the maximum
number of bit re-writings is limited.
We have proposed a Hamming-code based bit-write reduction method using
data encoding/decoding but its encoder/decoder becomes too much large.
In this paper, we propose small-sized encoder/decoder circuit design
for the bit-write reduction codes. In this design, we simplify
data encoding/decoding by using code redundancy. Experimental results
show the efficiency of our encoder/decoder design.
キーワード (和) 不揮発メモリ / 書き込み削減 / 誤り訂正符号 / / / / /  
(英) Non-volatile memory / Writing-reduction code / Error correcting code / / / / /  
文献情報 信学技報, vol. 114, no. 328, VLD2014-106, pp. 227-232, 2014年11月.
資料番号 VLD2014-106 
発行日 2014-11-19 (VLD, DC) 
ISSN Print edition: ISSN 0913-5685  Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード VLD2014-106 DC2014-60

研究会情報
研究会 VLD DC IPSJ-SLDM CPSY RECONF ICD CPM  
開催期間 2014-11-26 - 2014-11-28 
開催地(和) ビーコンプラザ(別府国際コンベンションセンター) 
開催地(英) B-ConPlaza 
テーマ(和) デザインガイア2014 -VLSI設計の新しい大地- 
テーマ(英) Design Gaia 2014 -New Field of VLSI Design- 
講演論文情報の詳細
申込み研究会 VLD 
会議コード 2014-11-VLD-DC-SLDM-CPSY-RECONF-ICD-CPM 
本文の言語 日本語 
タイトル(和) 不揮発メモリの書き込み削減手法のための小面積なエンコーダ/デコーダ回路構成 
サブタイトル(和)  
タイトル(英) Small-Sized Encoder/Decoder Circuit Design for Bit-Write Reduction Targeting Non-Volatile Memories 
サブタイトル(英)  
キーワード(1)(和/英) 不揮発メモリ / Non-volatile memory  
キーワード(2)(和/英) 書き込み削減 / Writing-reduction code  
キーワード(3)(和/英) 誤り訂正符号 / Error correcting code  
キーワード(4)(和/英) /  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 多和田 雅師 / Masashi Tawada / タワダ マサシ
第1著者 所属(和/英) 早稲田大学 (略称: 早大)
Waseda University (略称: Waseda Univ.)
第2著者 氏名(和/英/ヨミ) 木村 晋二 / Shinji Kimura / キムラ シンジ
第2著者 所属(和/英) 早稲田大学 (略称: 早大)
Waseda University (略称: Waseda Univ.)
第3著者 氏名(和/英/ヨミ) 柳澤 政夫 / Masao Yanagisawa / ヤナギサワ マサオ
第3著者 所属(和/英) 早稲田大学 (略称: 早大)
Waseda University (略称: Waseda Univ.)
第4著者 氏名(和/英/ヨミ) 戸川 望 / Nozomu Togawa / トガワ ノゾム
第4著者 所属(和/英) 早稲田大学 (略称: 早大)
Waseda University (略称: Waseda Univ.)
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者
発表日時 2014-11-28 09:40:00 
発表時間 25 
申込先研究会 VLD 
資料番号 IEICE-VLD2014-106,IEICE-DC2014-60 
巻番号(vol) IEICE-114 
号番号(no) no.328(VLD), no.329(DC) 
ページ範囲 pp.227-232 
ページ数 IEICE-6 
発行日 IEICE-VLD-2014-11-19,IEICE-DC-2014-11-19 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会