講演抄録/キーワード |
講演名 |
2014-11-28 09:40
トランスペアレントラッチを用いたNoC向け分散ルータアーキテクチャ ○安戸僚汰・松谷宏紀(慶大)・鯉渕道紘(NII)・天野英晴・中村維男(慶大) CPSY2014-80 |
抄録 |
(和) |
CMOS技術における微細化によって,電力・遅延の両面でNoCの影響が大きくなっていくが,特にリンクが占める配線遅延・電力消費が今後問題となる。この問題を解決するために,ルータを複数のモジュールに分割してリンク上に分散配置することにより,配線遅延の影響を抑えるというアイデアが提唱されている。本稿では実際に分散ルータを設計し配置配線を行うことにより,分散ルータ・アーキテクチャの効果を検証する。また,このアーキテクチャでは,各モジュールにそれぞれバッファを用いる必要があり,その面積やバッファリングに要する遅延・電力消費が問題となるため,本報告ではトランスペアレントラッチを使って,データを記憶しながら通過させる方法を提案する。結果として,ST28nmプロセスでは配線の短い2次元メッシュトポロジにおいても性能を改善でき,さらに面積を抑えることが可能となった。 |
(英) |
Technology scaling creates NoC bottlenecks in both energy and delay, so
especially wire delays and the power consumption caused by links are
ulterior problems.In order to solve these, the idea of minimizing the impact of wire delays by segmenting the function of a router into several modules and interspersing them with a link is presented.In this paper, we implement the idea to look at the impact of a distributed router architecture.Furthermore, we propose using transparent latches for input buffers of the distributed router.This is because the distributed router requires bufferings in each segment and consequently the power and area cost increase.As a result, the proposed router outperforms the conventional non-distributed router with the reduced area. |
キーワード |
(和) |
NoC / ルータアーキテクチャ / 分散ルータ / 配線遅延 / / / / |
(英) |
Network-on-Chips / router architecture / distributed router / wire delay / / / / |
文献情報 |
信学技報, vol. 114, no. 330, CPSY2014-80, pp. 45-50, 2014年11月. |
資料番号 |
CPSY2014-80 |
発行日 |
2014-11-19 (CPSY) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
CPSY2014-80 |