電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
技報オンライン
‥‥ (ESS/通ソ/エレソ/ISS)
技報アーカイブ
‥‥ (エレソ/通ソ)
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2014-11-26 15:35
最短経路探索の並列化と各種プラットホームによる性能比較
紅林修斗高前田伸也姚 駿中島康彦奈良先端大CPSY2014-74
抄録 (和) 近年需要が高まっているグラフ処理は,不規則な制御フローやメモリアクセスパターンを持つため,従来の画像処理などのアプリケーションと比較して,並列化による高速化が困難である.本稿では,代表的なグラフ処理の最短経路探索を取り上げ,マルチコアCPU,GPU,リコンフィギャラブルアクセラレータといった様々なプラットホーム上に最短経路探索アルゴリズムのダイクストラ法を実装しその性能を評価することにより,グラフ処理に適した計算機システムの特質を探る.その結果,マルチコアCPUおよびGPUにおいては,BFS探索の並列性を十分に抽出できないデータセットについては並列化によるオーバーヘッドが支配的となり,良いスケーラビリティを得ることできないことがわかった.リコンフィギャラブルアクセラレータにおいては,パイプライン型の並列化により,一部ではあるがマルチコアCPUやGPUで高速化が期待されないグラフで達成できることがわかった. 
(英) Since graph processing has irregular control flows and memory access patterns, its acceleration by the parallelization is harder than the image processing. In this paper, we explore an appropriate computing system architecture for graph processing, in the implementation and evaluation of the shortest path search algorithm on various existing computing platforms, such as multicore, GPU and reconfigurable accelerator. The evaluation results show that enough scalability is not obtained by the parallelization on the CPU and GPU when the input graph has enough BFS parallelism capability. In contrast, the reconfigurable accelerator can achieve a speed up by exploiting the inherent parallelisms for some graph with low concurrency.
キーワード (和) グラフ処理 / 最短経路問題 / ダイクストラ法 / アクセラレータ / CGRA / / /  
(英) Graph Processing / Shortest Path Search / Dijkstra / Accelerator / CGRA / / /  
文献情報 信学技報, vol. 114, no. 330, CPSY2014-74, pp. 13-18, 2014年11月.
資料番号 CPSY2014-74 
発行日 2014-11-19 (CPSY) 
ISSN Print edition: ISSN 0913-5685  Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード CPSY2014-74

研究会情報
研究会 VLD DC IPSJ-SLDM CPSY RECONF ICD CPM  
開催期間 2014-11-26 - 2014-11-28 
開催地(和) ビーコンプラザ(別府国際コンベンションセンター) 
開催地(英) B-ConPlaza 
テーマ(和) デザインガイア2014 -VLSI設計の新しい大地- 
テーマ(英) Design Gaia 2014 -New Field of VLSI Design- 
講演論文情報の詳細
申込み研究会 CPSY 
会議コード 2014-11-VLD-DC-SLDM-CPSY-RECONF-ICD-CPM 
本文の言語 日本語 
タイトル(和) 最短経路探索の並列化と各種プラットホームによる性能比較 
サブタイトル(和)  
タイトル(英) Parallelization of Shortest Path Search on Various Platforms and Its Evaluation 
サブタイトル(英)  
キーワード(1)(和/英) グラフ処理 / Graph Processing  
キーワード(2)(和/英) 最短経路問題 / Shortest Path Search  
キーワード(3)(和/英) ダイクストラ法 / Dijkstra  
キーワード(4)(和/英) アクセラレータ / Accelerator  
キーワード(5)(和/英) CGRA / CGRA  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 紅林 修斗 / Shuto Kurebayashi / クレバヤシ シュウト
第1著者 所属(和/英) 奈良先端科学技術大学院大学 (略称: 奈良先端大)
Nara Institute of Science and Technology (略称: NAIST)
第2著者 氏名(和/英/ヨミ) 高前田 伸也 / Shinya Takamaeda / タカマエダ シンヤ
第2著者 所属(和/英) 奈良先端科学技術大学院大学 (略称: 奈良先端大)
Nara Institute of Science and Technology (略称: NAIST)
第3著者 氏名(和/英/ヨミ) 姚 駿 / Jun Yao / ヤオ ジュン
第3著者 所属(和/英) 奈良先端科学技術大学院大学 (略称: 奈良先端大)
Nara Institute of Science and Technology (略称: NAIST)
第4著者 氏名(和/英/ヨミ) 中島 康彦 / Yasuhiko Nakashima / ナカシマ ヤスヒコ
第4著者 所属(和/英) 奈良先端科学技術大学院大学 (略称: 奈良先端大)
Nara Institute of Science and Technology (略称: NAIST)
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者
発表日時 2014-11-26 15:35:00 
発表時間 25 
申込先研究会 CPSY 
資料番号 IEICE-CPSY2014-74 
巻番号(vol) IEICE-114 
号番号(no) no.330 
ページ範囲 pp.13-18 
ページ数 IEICE-6 
発行日 IEICE-CPSY-2014-11-19 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会