電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
技報オンライン
‥‥ (ESS/通ソ/エレソ/ISS)
技報アーカイブ
‥‥ (エレソ/通ソ)
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2014-11-26 16:40
運転者支援のためのリアルタイム道路標識検出処理のFPGA実装
山本真晴Anh-Tuan Hoang小出哲士広島大VLD2014-76 DC2014-30
抄録 (和) 本研究では,先進運転支援システム(ADAS)のためのコンパクトなハードウェアに実装可能で,リアルタイム(15 ~ 30 fps)処理可能な,速度標識認識処理における数字認識部分のハードウェア向けアルゴリズムとFPGAアーキテクチャの開発である.提案手法では,まず入力画像から速度標識候補領域の検出を行い,簡単な算術・論理演算で抽出可能な特徴量を用いることにより,FPGA実装によるリアルタイムな速度標識認識を可能にした.また,認識精度については,昼間の標識で99 %以上,夜間(雨天の夜間を含む)の難しい場合に対しても94.2 %の認識率を達成した. 
(英) In this paper, we propose a hardware-oriented speed traffic-sign recognition algorithm and its FPGA architecture in which real-time processing is possible for Advanced Driving Assistant System (ADAS). The proposed algorithm performs the sign detection using binary images, which are converted from a grayscale input images. The proposed method enables real-time speed sign recognition for FPGA implementation by using run lengths of pixel within a candidate region and black and white pixel-histograms in the region which are easily calculated by simple arithmetic and logical operations. From the experimental results, the proposed method achieves the recognition accuracy up to more than a 99 % in daytimes and up to a 94.2 % at nights including rainy night situations.
キーワード (和) 先進運転支援システム(ADAS) / リアルタイム処理 / 標識認識 / 数字認識 / FPGA実装 / / /  
(英) Advanced Driver Assistance System (ADAS) / Real-Time Processing / Traffic-Sign Recognition / Number Recognition / FPGA Implementation / / /  
文献情報 信学技報, vol. 114, no. 328, VLD2014-76, pp. 27-32, 2014年11月.
資料番号 VLD2014-76 
発行日 2014-11-19 (VLD, DC) 
ISSN Print edition: ISSN 0913-5685  Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード VLD2014-76 DC2014-30

研究会情報
研究会 VLD DC IPSJ-SLDM CPSY RECONF ICD CPM  
開催期間 2014-11-26 - 2014-11-28 
開催地(和) ビーコンプラザ(別府国際コンベンションセンター) 
開催地(英) B-ConPlaza 
テーマ(和) デザインガイア2014 -VLSI設計の新しい大地- 
テーマ(英) Design Gaia 2014 -New Field of VLSI Design- 
講演論文情報の詳細
申込み研究会 VLD 
会議コード 2014-11-VLD-DC-SLDM-CPSY-RECONF-ICD-CPM 
本文の言語 日本語 
タイトル(和) 運転者支援のためのリアルタイム道路標識検出処理のFPGA実装 
サブタイトル(和)  
タイトル(英) An FPGA Implementation of Real-Time Traffic-Sign Detection for Driver Assistance System 
サブタイトル(英)  
キーワード(1)(和/英) 先進運転支援システム(ADAS) / Advanced Driver Assistance System (ADAS)  
キーワード(2)(和/英) リアルタイム処理 / Real-Time Processing  
キーワード(3)(和/英) 標識認識 / Traffic-Sign Recognition  
キーワード(4)(和/英) 数字認識 / Number Recognition  
キーワード(5)(和/英) FPGA実装 / FPGA Implementation  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 山本 真晴 / Masaharu Yamamoto / ヤマモト マサハル
第1著者 所属(和/英) 広島大学 (略称: 広島大)
Hiroshima University (略称: Hiroshima Univ.)
第2著者 氏名(和/英/ヨミ) Anh-Tuan Hoang / Anh-Tuan Hoang / Anh-Tuan Hoang
第2著者 所属(和/英) 広島大学 (略称: 広島大)
Hiroshima University (略称: Hiroshima Univ.)
第3著者 氏名(和/英/ヨミ) 小出 哲士 / Tetsushi Koide / コイデ テツシ
第3著者 所属(和/英) 広島大学 (略称: 広島大)
Hiroshima University (略称: Hiroshima Univ.)
第4著者 氏名(和/英/ヨミ) / /
第4著者 所属(和/英) (略称: )
(略称: )
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者
発表日時 2014-11-26 16:40:00 
発表時間 25 
申込先研究会 VLD 
資料番号 IEICE-VLD2014-76,IEICE-DC2014-30 
巻番号(vol) IEICE-114 
号番号(no) no.328(VLD), no.329(DC) 
ページ範囲 pp.27-32 
ページ数 IEICE-6 
発行日 IEICE-VLD-2014-11-19,IEICE-DC-2014-11-19 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会