電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
技報オンライン
‥‥ (ESS/通ソ/エレソ/ISS)
技報アーカイブ
‥‥ (エレソ/通ソ)
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2014-09-19 11:00
FPGAを用いた多倍長専用計算機GRAPE9-MPXの開発
元木伸治高エネルギー加速器研究機構)・台坂 博一橋大)・中里直人会津大)・石川 正湯浅富久子高エネルギー加速器研究機構)・福重俊幸川井 敦K & F Computing Research)・牧野淳一郎理研/東工大
抄録 (和) 素粒子物理分野における精密な理論解析のための高次輻射補正には、ループ図形を含むファインマン図の
計算が必要であり、それには、ループ図形積分とよばれる多次元積分を高精度かつ高性能に計算できるシステムが要求される。我々は、FPGA を用いて高精度にループ図形積分を計算できる専用アクセラレータGRAPE9-MPX システムを開発した。本システムでは、FPGA の中に4 倍、6 倍精度演算に対応したProcessor Element(PE) を実装し、複数ボードを用いて多倍長演算の並列化を実現している。現在の実装での理論ピーク性能は、ボードあたり6.6Gflops(4 倍精度)、3.2Gflops(6 倍精度) である。また、専用コンパイラにより、C/C++で書かれたコードに指示文を与えるだけで、GRAPE9-MPX 上で動作するプログラムを自動生成できる。2ループ図形積分の4倍精度計算を例として、本システムの性能評価を行い、ボード1 枚で2.4Gflops、2 枚で4.7Gflops、4 枚で9.1Gflops の実効性能を得た。 
(英) Higher order corrections in perturbative quantum field theory are required for precise theoretical analysis to investigate the new physics. Feynman loop diagrams which appear in the calculation of the corrections are taken into account, leading to the evaluation of loop integrals. We developed GRAPE9-MPX system consisting of multiple FPGA boards to accelerate parallel computation of loop integrals. In the system, we implemented Processor Elements (PE) to realize quadruple/hexuple-precision arithmetics in FPGA. The theoretical perk speed in the current implementation is about 6.6 Gflops (quadruple-precision) and 3.2 Gflops (hexuple-precision). With the compiler we are developing, the program code is generated automatically with only inserting directives in C/C++
code. We present performance results for the case of Feynman two-loop integrals with quadruple precision and achieve the effective performance of 2.4Gflops for 1 board, 4.7Gflops for 2 boards, and 9.1Gflops for 4 boards, respectively.
キーワード (和) 多倍長計算 / 4 倍精度 / FPGA / ファインマン振幅 / / / /  
(英) multiple-precision arithmetic / quadruple precision / FPGA / Feynman amplitude / / / /  
文献情報 信学技報, vol. 114, no. 223, RECONF2014-29, pp. 69-74, 2014年9月.
資料番号 RECONF2014-29 
発行日 2014-09-11 (RECONF) 
ISSN Print edition: ISSN 0913-5685  Online edition: ISSN 2432-6380

研究会情報
研究会 RECONF  
開催期間 2014-09-18 - 2014-09-19 
開催地(和) 杜の宿 
開催地(英)  
テーマ(和) リコンフィギャラブルシステム、一般 
テーマ(英) Reconfigurable Systems, etc. 
講演論文情報の詳細
申込み研究会 RECONF 
会議コード 2014-09-RECONF 
本文の言語 日本語 
タイトル(和) FPGAを用いた多倍長専用計算機GRAPE9-MPXの開発 
サブタイトル(和)  
タイトル(英) GRAPE9-MPX: A development of an accelerator dedicated for arbitrary-precision arithmetic by the FPGA boards 
サブタイトル(英)  
キーワード(1)(和/英) 多倍長計算 / multiple-precision arithmetic  
キーワード(2)(和/英) 4 倍精度 / quadruple precision  
キーワード(3)(和/英) FPGA / FPGA  
キーワード(4)(和/英) ファインマン振幅 / Feynman amplitude  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 元木 伸治 / Shinji Motoki / モトキ シンジ
第1著者 所属(和/英) 高エネルギー加速器研究機構 (略称: 高エネルギー加速器研究機構)
High Energy Accelerator Research Organization (略称: KEK)
第2著者 氏名(和/英/ヨミ) 台坂 博 / Hiroshi Daisaka / ダイサカ ヒロシ
第2著者 所属(和/英) 一橋大学 (略称: 一橋大)
Hitotsubashi University (略称: Hitotsubashi Univ.)
第3著者 氏名(和/英/ヨミ) 中里 直人 / Naohito Nakasato / ナカサト ナオヒト
第3著者 所属(和/英) 会津大学 (略称: 会津大)
University of Aizu (略称: Univ. of Aizu)
第4著者 氏名(和/英/ヨミ) 石川 正 / Tadashi Ishikawa / イシカワ タダシ
第4著者 所属(和/英) 高エネルギー加速器研究機構 (略称: 高エネルギー加速器研究機構)
High Energy Accelerator Research Organization (略称: KEK)
第5著者 氏名(和/英/ヨミ) 湯浅 富久子 / Fukuko Yuasa / ユアサ フクコ
第5著者 所属(和/英) 高エネルギー加速器研究機構 (略称: 高エネルギー加速器研究機構)
High Energy Accelerator Research Organization (略称: KEK)
第6著者 氏名(和/英/ヨミ) 福重 俊幸 / Toshiyuki Fukushige / フクシゲ トシユキ
第6著者 所属(和/英) 株式会社 K & F Computing Research (略称: K & F Computing Research)
K & F Computing Research Corporation (略称: K & F Computing Research)
第7著者 氏名(和/英/ヨミ) 川井 敦 / Atsushi Kawai / カワイ アツシ
第7著者 所属(和/英) 株式会社 K & F Computing Research (略称: K & F Computing Research)
K & F Computing Research Corporation (略称: K & F Computing Research)
第8著者 氏名(和/英/ヨミ) 牧野 淳一郎 / Junichiro Makino / マキノ ジュンイチロウ
第8著者 所属(和/英) 理化学研究所/東京工業大学地球生命研究所 (略称: 理研/東工大)
RIKEN Advanced Institute for Computational Science/Earth-Life Science Institute, Tokyo Institute of Technology (略称: RIKEN/TITECH)
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者
発表日時 2014-09-19 11:00:00 
発表時間 25 
申込先研究会 RECONF 
資料番号 IEICE-RECONF2014-29 
巻番号(vol) IEICE-114 
号番号(no) no.223 
ページ範囲 pp.69-74 
ページ数 IEICE-6 
発行日 IEICE-RECONF-2014-09-11 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会