電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
技報オンライン
‥‥ (ESS/通ソ/エレソ/ISS)
技報アーカイブ
‥‥ (エレソ/通ソ)
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2014-09-18 15:45
Challenge for Ultrafast 10K-Node NoC emulation on FPGA
Thiem Van ChuShimpei SatoKenji KiseTokyo Inst. of Tech.
抄録 (和) 単一チップに搭載するコア数の増加に伴い,アーキテクチャ設計および性能評価をするためのシミュレーション時間は深刻な問題となっている.本稿では,シミュレーション精度を損なうことない超高速なFPGAベースのNoCエミュレータを提案する.これは,10Kノード規模のシミュレーションを実現できる最初のFPGAベースのNoCエミュレータである.NoCの全ての物理ノードをFPGAに直接実装するのではなく,一つまたは複数の物理ノードを時分割に利用することで全体ネットワークの動作をエミュレートする.また,NoCシミュレーションで必要となる,無限のソースキューの動作を正確にエミュレートする方法を提案する.提案したNoCエミュレータをVirtex 7 FPGAに実装し,性能評価を行った.我々は,FPGAベースのNoCエミュレータがサイクルレベル正確性を維持したまま,ソフトウェアベースのNoCシミュレータの438倍の速度でエミュレーションできることを確認した. 
(英) With thousands of cores in the near future NoC architectures, the simulation time is a serious problem that makes architectural design explorations and performance evaluations become infeasible in many cases. This paper proposes an FPGA-based NoC emulator which can achieve an ultrafast simulation speed without compromising the simulation accuracy. Our NoC emulator is the first FPGA-based one which is able to accurately emulate 10K-Node scale NoCs. Instead of directly implementing NoC designs on an FPGA, we emulate the behavior of the entire network using a small number of physical nodes. Moreover, we propose a method to implement the infinite source queues which are required to store injection packets until they can be accepted by the network. We show that an implementation of our NoC emulator on a Virtex 7 FPGA can achieve 438x simulation speedup over a software-based simulator while maintaining the simulation accuracy.
キーワード (和) FPGA / NoC / メニーコアアーキテクチャ / サイクルアキュレートシミュレーション / / / /  
(英) FPGA / NoC / Many-core Architecture / Cycle-Accurate Simulation / / / /  
文献情報 信学技報, vol. 114, no. 223, RECONF2014-21, pp. 23-28, 2014年9月.
資料番号 RECONF2014-21 
発行日 2014-09-11 (RECONF) 
ISSN Print edition: ISSN 0913-5685  Online edition: ISSN 2432-6380

研究会情報
研究会 RECONF  
開催期間 2014-09-18 - 2014-09-19 
開催地(和) 杜の宿 
開催地(英)  
テーマ(和) リコンフィギャラブルシステム、一般 
テーマ(英) Reconfigurable Systems, etc. 
講演論文情報の詳細
申込み研究会 RECONF 
会議コード 2014-09-RECONF 
本文の言語 英語 
タイトル(和)  
サブタイトル(和)  
タイトル(英) Challenge for Ultrafast 10K-Node NoC emulation on FPGA 
サブタイトル(英)  
キーワード(1)(和/英) FPGA / FPGA  
キーワード(2)(和/英) NoC / NoC  
キーワード(3)(和/英) メニーコアアーキテクチャ / Many-core Architecture  
キーワード(4)(和/英) サイクルアキュレートシミュレーション / Cycle-Accurate Simulation  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) チュ ヴァン ティエム / Thiem Van Chu / チュ ヴァン ティエム
第1著者 所属(和/英) 東京工業大学 (略称: 東工大)
Tokyo Institute of Technology (略称: Tokyo Inst. of Tech.)
第2著者 氏名(和/英/ヨミ) 佐藤 真平 / Shimpei Sato / サトウ シンペイ
第2著者 所属(和/英) 東京工業大学 (略称: 東工大)
Tokyo Institute of Technology (略称: Tokyo Inst. of Tech.)
第3著者 氏名(和/英/ヨミ) 吉瀬 謙二 / Kenji Kise / キセ ケンジ
第3著者 所属(和/英) 東京工業大学 (略称: 東工大)
Tokyo Institute of Technology (略称: Tokyo Inst. of Tech.)
第4著者 氏名(和/英/ヨミ) / /
第4著者 所属(和/英) (略称: )
(略称: )
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者
発表日時 2014-09-18 15:45:00 
発表時間 25 
申込先研究会 RECONF 
資料番号 IEICE-RECONF2014-21 
巻番号(vol) IEICE-114 
号番号(no) no.223 
ページ範囲 pp.23-28 
ページ数 IEICE-6 
発行日 IEICE-RECONF-2014-09-11 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会