お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2014-09-18 14:10
65nmCMOSプロセスを用いた耐故障FPGAの試作と評価
尼崎太樹梶原拓也藤澤賢太郎趙 謙飯田全広久我守弘末吉敏則熊本大RECONF2014-18
抄録 (和) 我々はSoC(System on a Chip)に搭載されるFPGA-IP(Field Programmable Gate Array Intellectual
Property)コアに焦点をあてたFT-FPGA(Fault Tolerant FPGA)アーキテクチャの研究を行っている.信頼性が
要求されるシステムではTMR(Tripple Module Redundancy)のように対象モジュールの多重化が使われることが
多い.しかし,SoC に搭載されるFPGA-IP コアを対象とした場合,面積制約が非常に大きいため単純な冗長化は困
難であることが多い.我々の提案するFT-FPGA は決まったタイル数毎にスペアタイルを備え,故障が起きた際に回
路を退避させることで信頼性を上げている.また,FT-FPGA はソフトIP コアとして提供されるため,通常のASIC
(Application Speci c Integrate Circuit)設計ツールを用いてSoC に搭載可能である.本論文ではFT-FPGA アーキ
テクチャの探索を行い,TSMC 65nmCMOS スタンダードセルライブラリを用いてチップ試作を行った. 
(英) 我々はSoC(System on a Chip)に搭載されるFPGA-IP(Field Programmable Gate Array Intellectual
Property)コアに焦点をあてたFT-FPGA(Fault Tolerant FPGA)アーキテクチャの研究を行っている.信頼性が
要求されるシステムではTMR(Tripple Module Redundancy)のように対象モジュールの多重化が使われることが
多い.しかし,SoC に搭載されるFPGA-IP コアを対象とした場合,面積制約が非常に大きいため単純な冗長化は困
難であることが多い.我々の提案するFT-FPGA は決まったタイル数毎にスペアタイルを備え,故障が起きた際に回
路を退避させることで信頼性を上げている.また,FT-FPGA はソフトIP コアとして提供されるため,通常のASIC
(Application Speci c Integrate Circuit)設計ツールを用いてSoC に搭載可能である.本論文ではFT-FPGA アーキ
テクチャの探索を行い,TSMC 65nmCMOS スタンダードセルライブラリを用いてチップ試作を行った.
キーワード (和) FT-FPGA / IPコア / 試作 / / / / /  
(英) FT-FPGA / IP core / Prototype Chip / / / / /  
文献情報 信学技報, vol. 114, no. 223, RECONF2014-18, pp. 7-12, 2014年9月.
資料番号 RECONF2014-18 
発行日 2014-09-11 (RECONF) 
ISSN Print edition: ISSN 0913-5685    Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード RECONF2014-18

研究会情報
研究会 RECONF  
開催期間 2014-09-18 - 2014-09-19 
開催地(和) 杜の宿 
開催地(英)  
テーマ(和) リコンフィギャラブルシステム、一般 
テーマ(英) Reconfigurable Systems, etc. 
講演論文情報の詳細
申込み研究会 RECONF 
会議コード 2014-09-RECONF 
本文の言語 日本語 
タイトル(和) 65nmCMOSプロセスを用いた耐故障FPGAの試作と評価 
サブタイトル(和)  
タイトル(英) Prototype of fault tolerant FPGA using 65nm CMOS process 
サブタイトル(英)  
キーワード(1)(和/英) FT-FPGA / FT-FPGA  
キーワード(2)(和/英) IPコア / IP core  
キーワード(3)(和/英) 試作 / Prototype Chip  
キーワード(4)(和/英) /  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 尼崎 太樹 / Motoki Amagasaki / アマガサキ モトキ
第1著者 所属(和/英) 熊本大学 (略称: 熊本大)
Kumamoto University (略称: Kumamoto Univ.)
第2著者 氏名(和/英/ヨミ) 梶原 拓也 / Takuya Kajiwara / カジワラ タクヤ
第2著者 所属(和/英) 熊本大学 (略称: 熊本大)
Kumamoto University (略称: Kumamoto Univ.)
第3著者 氏名(和/英/ヨミ) 藤澤 賢太郎 / Kentaro Fujisawa / フジサワ ケンタロウ
第3著者 所属(和/英) 熊本大学 (略称: 熊本大)
Kumamoto University (略称: Kumamoto Univ.)
第4著者 氏名(和/英/ヨミ) 趙 謙 / Qian Zhao / チョウ ケン
第4著者 所属(和/英) 熊本大学 (略称: 熊本大)
Kumamoto University (略称: Kumamoto Univ.)
第5著者 氏名(和/英/ヨミ) 飯田 全広 / Masahiro Iida / イイダ マサヒロ
第5著者 所属(和/英) 熊本大学 (略称: 熊本大)
Kumamoto University (略称: Kumamoto Univ.)
第6著者 氏名(和/英/ヨミ) 久我 守弘 / Morihiro Kuga / クガ モリヒロ
第6著者 所属(和/英) 熊本大学 (略称: 熊本大)
Kumamoto University (略称: Kumamoto Univ.)
第7著者 氏名(和/英/ヨミ) 末吉 敏則 / Toshinori Sueyoshi / スエヨシ トシノリ
第7著者 所属(和/英) 熊本大学 (略称: 熊本大)
Kumamoto University (略称: Kumamoto Univ.)
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2014-09-18 14:10:00 
発表時間 25分 
申込先研究会 RECONF 
資料番号 RECONF2014-18 
巻番号(vol) vol.114 
号番号(no) no.223 
ページ範囲 pp.7-12 
ページ数
発行日 2014-09-11 (RECONF) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会