電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
技報オンライン
‥‥ (ESS/通ソ/エレソ/ISS)
技報アーカイブ
‥‥ (エレソ/通ソ)
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2014-08-04 10:50
2GHz CPUと低電力1GHz CPUを有する28nm High-k/MGプロセスを用いたヘテロジーニアス型マルチコアモバイルアプリケーションプロセッサ
五十嵐満彦植村俊文森 涼岸部浩司谷口正明若原康平齋藤俊治藤ヶ谷誠希福岡一樹新居浩二片岡 健服部俊洋ルネサス エレクトロニクスエレソ技報アーカイブへのリンク:SDM2014-64 ICD2014-33
抄録 (和) 本誌は我々のヘテロジーニアスクアッド/オクタ-コア構成のモバイルアプリケーションプロセッサ(AP)に搭載したパワーマネージメント技術と低電力技術を提案する。このAPは高性能2GHzコアと電力効率の良い1GHzコアを搭載しており、オクタコア構成時のピーク性能は35,600DMIPSになる。デザインハイライトは以下の通りである。1) 高性能CPUへの専用PLLとH-treeクロックの適用により2GHz動作と動作電力削減を両立した。2) 28nm High-k/MGプロセスの低リークSRAMセルを使用し、SRAMモジュールの周辺回路をマルチスレッショルド電圧(Vth)やマルチゲート長(Lg)のトランジスタを駆使して最適化しL1キャッシュのリーク電流を24%削減した。3) プロセスや電圧ばらつきをオンチッププロセスセンサーやチップ内電源のセンスとその補正により低減した。動作電力とリーク電力をそれぞれ20%と29%削減し、さらに最小動作電圧(Vmin)を40mV削減した。4) オンチップ遅延測定センサーを用いた改良版クロック制御機構を用いて悲観的な動的電圧ドロップ(AC-Vdrop)を抑制した。5) ヘテロジーニアスCPUアーキテクチャにより温度制限による動作制限期間中でも高い平均性能を保つ。 
(英) This paper presents power management and low power techniques of our heterogeneous quad/octa-core mobile application processor (AP). This AP has a combination of high-performance 2 GHz cores and energy-efficient 1 GHz cores. The maximum performance in the octa-core configuration is 35,600 DMIPS. The key design highlights are: 1) Using a dedicated PLL and H-tree clock in the high-performance CPU achieves both 2GHz operation and reduced dynamic power. 2) A low-leakage SRAM in a 28nm High-k/MG process is used and the leakage current of the peripheral circuits of the SRAM macro is optimized via multiple threshold voltages (Vt) and gate lengths (Lg), result in 24% leakage reduction of L1 cache. 3) The effects of process and voltage variations are accurately corrected by an on-chip process sensor and direct sensing of the voltage in the power mesh of the chip. 20% dynamic power reduction, 29% leakage power reduction and 40mV improvement of minimum operation voltage are achieved. 4) An enhanced CPU clock control mechanism is employed, which uses an on-chip delay sensor to reduce AC IR drop. 5) The heterogeneous CPU architecture maintains high performance even during thermal throttling.
キーワード (和) ヘテロジーニアスCPUアーキテクチャ / H-treeクロック, / 適応型電圧制御(AVS) / 動的周波数制御(DFS) / 温度制御技術 / マルチVth / マルチLg /  
(英) Heterogeneous CPU architecture / H-tree clock structure / Adaptive voltage scaling (AVS) / Dynamic Frequency Scaling (DFS) / Thermal control technique / Multi-Vt / Multi-Lg /  
文献情報 信学技報, vol. 114, no. 175, ICD2014-33, pp. 11-16, 2014年8月.
資料番号 ICD2014-33 
発行日 2014-07-28 (SDM, ICD) 
ISSN Print edition: ISSN 0913-5685  Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)

研究会情報
研究会 ICD SDM  
開催期間 2014-08-04 - 2014-08-05 
開催地(和) 北海道大学 情報教育館(札幌市) 
開催地(英) Hokkaido Univ., Multimedia Education Bldg. 
テーマ(和) 低電圧/低消費電力技術、新デバイス・回路とその応用 
テーマ(英)  
講演論文情報の詳細
申込み研究会 ICD 
会議コード 2014-08-ICD-SDM 
本文の言語 日本語 
タイトル(和) 2GHz CPUと低電力1GHz CPUを有する28nm High-k/MGプロセスを用いたヘテロジーニアス型マルチコアモバイルアプリケーションプロセッサ 
サブタイトル(和)  
タイトル(英) A 28nm High-k/MG Heterogeneous Multi-Core Mobile Application Processor with 2GHz Cores and Low-Power 1GHz Cores 
サブタイトル(英)  
キーワード(1)(和/英) ヘテロジーニアスCPUアーキテクチャ / Heterogeneous CPU architecture  
キーワード(2)(和/英) H-treeクロック, / H-tree clock structure  
キーワード(3)(和/英) 適応型電圧制御(AVS) / Adaptive voltage scaling (AVS)  
キーワード(4)(和/英) 動的周波数制御(DFS) / Dynamic Frequency Scaling (DFS)  
キーワード(5)(和/英) 温度制御技術 / Thermal control technique  
キーワード(6)(和/英) マルチVth / Multi-Vt  
キーワード(7)(和/英) マルチLg / Multi-Lg  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 五十嵐 満彦 / Mitsuhiko Igarashi / イガラシ ミツヒコ
第1著者 所属(和/英) ルネサスエレクトロニクス株式会社 (略称: ルネサス エレクトロニクス)
Renesas Electronics corporation (略称: Renesas Electronics)
第2著者 氏名(和/英/ヨミ) 植村 俊文 / Toshifumi Uemura / ウエムラ トシフミ
第2著者 所属(和/英) ルネサスエレクトロニクス株式会社 (略称: ルネサス エレクトロニクス)
Renesas Electronics corporation (略称: Renesas Electronics)
第3著者 氏名(和/英/ヨミ) 森 涼 / Ryo Mori / モリ リョウ
第3著者 所属(和/英) ルネサスエレクトロニクス株式会社 (略称: ルネサス エレクトロニクス)
Renesas Electronics corporation (略称: Renesas Electronics)
第4著者 氏名(和/英/ヨミ) 岸部 浩司 / Hiroshi Kishibe / キシベ ヒロシ
第4著者 所属(和/英) ルネサスエレクトロニクス株式会社 (略称: ルネサス エレクトロニクス)
Renesas Electronics corporation (略称: Renesas Electronics)
第5著者 氏名(和/英/ヨミ) 谷口 正明 / Masaaki Taniguchi / タニグチ マサアキ
第5著者 所属(和/英) ルネサスエレクトロニクス株式会社 (略称: ルネサス エレクトロニクス)
Renesas Electronics corporation (略称: Renesas Electronics)
第6著者 氏名(和/英/ヨミ) 若原 康平 / Kohei Wakahara / ワカハラ コウヘイ
第6著者 所属(和/英) ルネサスエレクトロニクス株式会社 (略称: ルネサス エレクトロニクス)
Renesas Electronics corporation (略称: Renesas Electronics)
第7著者 氏名(和/英/ヨミ) 齋藤 俊治 / Toshiharu Saito / サイトウ トシハル
第7著者 所属(和/英) ルネサスエレクトロニクス株式会社 (略称: ルネサス エレクトロニクス)
Renesas Electronics corporation (略称: Renesas Electronics)
第8著者 氏名(和/英/ヨミ) 藤ヶ谷 誠希 / Masaki Fujigaya / フジガヤ マサキ
第8著者 所属(和/英) ルネサスエレクトロニクス株式会社 (略称: ルネサス エレクトロニクス)
Renesas Electronics corporation (略称: Renesas Electronics)
第9著者 氏名(和/英/ヨミ) 福岡 一樹 / Kazuki Fukuoka / フクオカ カズキ
第9著者 所属(和/英) ルネサスエレクトロニクス株式会社 (略称: ルネサス エレクトロニクス)
Renesas Electronics corporation (略称: Renesas Electronics)
第10著者 氏名(和/英/ヨミ) 新居 浩二 / Koji Nii / ニイイ コウジ
第10著者 所属(和/英) ルネサスエレクトロニクス株式会社 (略称: ルネサス エレクトロニクス)
Renesas Electronics corporation (略称: Renesas Electronics)
第11著者 氏名(和/英/ヨミ) 片岡 健 / Takeshi Kataoka / カタオカ タケシ
第11著者 所属(和/英) ルネサスエレクトロニクス株式会社 (略称: ルネサス エレクトロニクス)
Renesas Electronics corporation (略称: Renesas Electronics)
第12著者 氏名(和/英/ヨミ) 服部 俊洋 / Toshihiro Hattori / ハットリ トシヒロ
第12著者 所属(和/英) ルネサスエレクトロニクス株式会社 (略称: ルネサス エレクトロニクス)
Renesas Electronics corporation (略称: Renesas Electronics)
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者
発表日時 2014-08-04 10:50:00 
発表時間 25 
申込先研究会 ICD 
資料番号 IEICE-SDM2014-64,IEICE-ICD2014-33 
巻番号(vol) IEICE-114 
号番号(no) no.174(SDM), no.175(ICD) 
ページ範囲 pp.11-16 
ページ数 IEICE-6 
発行日 IEICE-SDM-2014-07-28,IEICE-ICD-2014-07-28 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会