電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
技報オンライン
‥‥ (ESS/通ソ/エレソ/ISS)
技報アーカイブ
‥‥ (エレソ/通ソ)
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2014-07-11 13:40
RISCプロセッサの内部レジスタの不揮発化に向けた書き込み削減手法
後藤智哉柳澤政生木村晋二早大
技報オンラインサービス実施中
抄録 (和) 近年MTJ(Magnetic Tunnel Junction) に基づく次世代不揮発メモリの研究開発が進み,プロセッサ内部での使用が可能な耐用回数,速度を持つメモリ素子が登場している.これらのメモリ素子をプロセッサ全体に適用することで,電源の遮断に耐性を持つプロセッサを実現できる.しかし,不揮発メモリは書き込みに大きなエネルギーを必要とするので,書き込みの削減が重要である.本研究では,RISC プロセッサの不揮発化において,レジスタの種類に応じた書き込み削減手法を提案する.具体的には,レジスタファイルに対しては書き込み検出フラグと符号拡張判定を用いた手法を,プログラムカウンタに対しては値比較と桁上げ検出を利用した書き込み削減手法を提案する.MIPS32 プロセッサのレジスタに対して提案手法を実装し,評価を行ったところ,レジスタファイルで93.1-93.8%,プログラムカウンタで54.5-56.8%の電力削減効果を確認した. 
(英) Recently next-generation non-volatile memories based on MTJ (Magnetic Tunnel Junction) have been paid attention because of their enough endurance and fast access speed. The access speed is comparable with that of CMOS memory devices but their writing energy is far larger than the energy of CMOS memory devices. So the reduction of writing operations is very important. In this study, we propose write-reduction methods depending on the types of internal registers for RISC processors. By considering the types, the control circuit can be reduced. For the register file, write operations are reduced by using "write aware flags" and "sign extension flags". For the program counter, write operations are reduced by using "XOR-based comparison" and "carry detection". The proposed method is applied to the MIPS32 processor and the write activity has been evaluated using a simulator. The write activity can be reduced about 93.1-93.8% on register files and about 54.5-56.8% on the program counter.
キーワード (和) 次世代不揮発メモリ / MRAM(Magnetoresistive RAM) / レジスタファイル不揮発化 / プログラムカウンタ不揮発化 / XORベースクロックゲーティング制御 / / /  
(英) Next-generation non-volatile memory / MRAM(Magnetoresistive RAM) / non-volatile register file / non-volatile program counter / XOR-based clock gating control / / /  
文献情報 信学技報, vol. 114, no. 123, VLD2014-49, pp. 213-218, 2014年7月.
資料番号 VLD2014-49 
発行日 2014-07-02 (CAS, VLD, SIP, MSS, SIS) 
ISSN Print edition: ISSN 0913-5685  Online edition: ISSN 2432-6380

研究会情報
研究会 CAS SIP MSS VLD SIS  
開催期間 2014-07-09 - 2014-07-11 
開催地(和) 北海道大学 
開催地(英) Hokkaido University 
テーマ(和) システムと信号処理および一般 
テーマ(英) System, signal processing and related topics 
講演論文情報の詳細
申込み研究会 VLD 
会議コード 2014-07-CAS-SIP-MSS-VLD-SIS 
本文の言語 日本語 
タイトル(和) RISCプロセッサの内部レジスタの不揮発化に向けた書き込み削減手法 
サブタイトル(和)  
タイトル(英) Write Reduction of Internal Registers for Non-volatile RISC Processors 
サブタイトル(英)  
キーワード(1)(和/英) 次世代不揮発メモリ / Next-generation non-volatile memory  
キーワード(2)(和/英) MRAM(Magnetoresistive RAM) / MRAM(Magnetoresistive RAM)  
キーワード(3)(和/英) レジスタファイル不揮発化 / non-volatile register file  
キーワード(4)(和/英) プログラムカウンタ不揮発化 / non-volatile program counter  
キーワード(5)(和/英) XORベースクロックゲーティング制御 / XOR-based clock gating control  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 後藤 智哉 / Tomoya Goto / ゴトウ トモヤ
第1著者 所属(和/英) 早稲田大学 (略称: 早大)
Waseda University (略称: Waseda Univ.)
第2著者 氏名(和/英/ヨミ) 柳澤 政生 / Masao Yanagisawa / ヤナギサワ マサオ
第2著者 所属(和/英) 早稲田大学 (略称: 早大)
Waseda University (略称: Waseda Univ.)
第3著者 氏名(和/英/ヨミ) 木村 晋二 / Shinji Kimura / キムラ シンジ
第3著者 所属(和/英) 早稲田大学 (略称: 早大)
Waseda University (略称: Waseda Univ.)
第4著者 氏名(和/英/ヨミ) / /
第4著者 所属(和/英) (略称: )
(略称: )
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者
発表日時 2014-07-11 13:40:00 
発表時間 20 
申込先研究会 VLD 
資料番号 IEICE-CAS2014-40,IEICE-VLD2014-49,IEICE-SIP2014-61,IEICE-MSS2014-40,IEICE-SIS2014-40 
巻番号(vol) IEICE-114 
号番号(no) no.122(CAS), no.123(VLD), no.124(SIP), no.125(MSS), no.126(SIS) 
ページ範囲 pp.213-218 
ページ数 IEICE-6 
発行日 IEICE-CAS-2014-07-02,IEICE-VLD-2014-07-02,IEICE-SIP-2014-07-02,IEICE-MSS-2014-07-02,IEICE-SIS-2014-07-02 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会