| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2014-06-20 13:15 バッファ挿入を利用した信号遅延時間計測回路の開発 ○山本拓弥・三浦幸也（首都大東京）  DC2014-10 |
|
| 抄録 | （和） | VLSI回路の微細化や低電圧化, 高速化がすすむにつれて, 製造ばらつきやトランジスタ劣化による信号遅延への影響が問題となっており, わずかな遅延時間の増加でも回路の動作に大きな影響を与えることが多くなっている. そのため, 信号の遅延時間を正確に把握することが重要であり, より高い精度で計測することができれば誤動作の防止やより信頼性の高い回路の開発につながる. 本研究では, バッファの挿入を利用して信号遅延時間を計測する回路の開発を行い, その有効性について回路シミュレーションと個別半導体チップを用いた実験の両方で確認した. また, 関連研究で提案されている回路を遅延計測に用いた場合を類似手法とし, これらとの回路サイズ, 精度の点での比較評価を行った. |
| （英） | According to the scaling down, lower power design, and highly operational frequency of the device, the process variability and the transistor aging affect the signal delay time of a circuit. So it is important to measure accurately the signal delay time of the circuit, because it leads to the prevention of the malfunction and to the development of the high-reliability circuit. In this paper, we propose a delay time measurement circuit by using buffer insertion, and verify its effectiveness by both of the circuit simulation and the experiment. In addition, we compared and evaluated the circuit size and accuracy between the proposed circuit and the circuits proposed in the related works. | |
| キーワード | （和） | VLSI / 信号遅延 / 計測 / / / / / |
| （英） | VLSI / signal delay / measurement / / / / / | |
| 文献情報 | 信学技報, vol. 114, no. 99, DC2014-10, pp. 1-6, 2014年6月. | |
| 資料番号 | DC2014-10 | |
| 発行日 | 2014-06-13 (DC) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | DC2014-10 |
|
| 研究会情報 | |
| 研究会 | DC |
| 開催期間 | 2014-06-20 - 2014-06-20 |
| 開催地（和） | 機械振興会館 |
| 開催地（英） | Kikai-Shinko-Kaikan Bldg. |
| テーマ（和） | 設計／テスト／検証，および一般 |
| テーマ（英） | Design/Test/Verification |
| 講演論文情報の詳細 | |
| 申込み研究会 | DC |
| 会議コード | 2014-06-DC |
| 本文の言語 | 日本語 |
| タイトル（和） | バッファ挿入を利用した信号遅延時間計測回路の開発 |
| サブタイトル（和） | |
| タイトル（英） | Development of a delay time measurement circuit by inserting buffers |
| サブタイトル（英） | |
| キーワード(1)（和/英） | VLSI / VLSI |
| キーワード(2)（和/英） | 信号遅延 / signal delay |
| キーワード(3)（和/英） | 計測 / measurement |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 山本 拓弥 / Takuya Yamamoto / ヤマモト タクヤ |
| 第1著者 所属（和/英） | 首都大学東京 (略称： 首都大東京) Tokyo Metropolitan University (略称： Tokyo Metropolitan Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 三浦 幸也 / Yukiya Miura / ミウラ ユキヤ |
| 第2著者 所属（和/英） | 首都大学東京 (略称： 首都大東京) Tokyo Metropolitan University (略称： Tokyo Metropolitan Univ.) |
| 第3著者 氏名（和/英/ヨミ） | / / |
| 第3著者 所属（和/英） | (略称： ) (略称： ) |
| 第4著者 氏名（和/英/ヨミ） | / / |
| 第4著者 所属（和/英） | (略称： ) (略称： ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2014-06-20 13:15:00 |
| 発表時間 | 25分 |
| 申込先研究会 | DC |
| 資料番号 | DC2014-10 |
| 巻番号（vol） | vol.114 |
| 号番号（no） | no.99 |
| ページ範囲 | pp.1-6 |
| ページ数 | 6 |
| 発行日 | 2014-06-13 (DC) |
[研究会発表申込システムのトップページに戻る]