お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2014-06-20 16:00
テスト環境生成結果を用いた階層テスト容易化バインディング法
西間木 淳細川利典日大)・藤原秀雄阪学院大DC2014-16
抄録 (和) 効率的な順序回路テスト生成法として機能レジスタ転送レベルの回路情報を利用した階層テスト生成法が提案されている.機能レジスタ転送レベル回路は各クロックサイクルにおける回路動作が定義されたものであり,階層テスト生成法は,機能レジスタ転送レベル回路に定義された回路動作に基づいて高速にテスト系列を生成する.一方,機能レジスタ転送レベル回路はバインディング適用前の回路であるため,階層テスト生成時には回路構造が決定されていない.その回路構造はバインディング適用後に決定されるため,階層テスト生成により生成されたテスト系列の故障検出率はバインディング結果に依存する.本論文では,階層テストにおける故障検出率の向上を目的としたテスト容易化バインディング法を提案する.提案手法は,階層テスト生成時に得られるテスト環境生成結果を利用して演算器及びレジスタバインディングを行い,階層テスト可能な演算器数を増加させることで故障検出率の向上を実現する.例題回路と動作合成ベンチマーク回路を用いた実験により,提案手法の有効性を示す. 
(英) Hierarchical test generation methods using functional register-transfer level circuits have been proposed as efficient test generation methods for sequential circuits. In functional register-transfer level circuits, the behavior of each clock cycle is defined. Hierarchical test generation methods rapidly generate test sequences by using the behavior of functional register-transfer level circuits. On the other hand, functional register-transfer level circuits do not have circuit structures and their circuit structures are determined at binding step in behavioral synthesis. Therefore, fault coverage for test sequences generated by hierarchical test generation depends on the binding results. This paper proposes a binding method for hierarchical testability to increase the number of functional units with hierarchical testability and to improve fault coverage in hierarchical testing. Our proposed method performs functional unit binding and register binding by using results of test environment generation. Experimental results for example circuits and high level synthesis benchmark circuits show that the effectiveness of our proposed method.
キーワード (和) 階層テスト生成 / テスト環境 / 動作合成 / バインディング / 機能レジスタ転送レベル / / /  
(英) hierarchical test generation / test environments / behavioral synthesis / binding / functional register-transfer level / / /  
文献情報 信学技報, vol. 114, no. 99, DC2014-16, pp. 39-44, 2014年6月.
資料番号 DC2014-16 
発行日 2014-06-13 (DC) 
ISSN Print edition: ISSN 0913-5685    Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード DC2014-16

研究会情報
研究会 DC  
開催期間 2014-06-20 - 2014-06-20 
開催地(和) 機械振興会館 
開催地(英) Kikai-Shinko-Kaikan Bldg. 
テーマ(和) 設計/テスト/検証,および一般 
テーマ(英) Design/Test/Verification 
講演論文情報の詳細
申込み研究会 DC 
会議コード 2014-06-DC 
本文の言語 日本語 
タイトル(和) テスト環境生成結果を用いた階層テスト容易化バインディング法 
サブタイトル(和)  
タイトル(英) A Binding Method for Hierarchical Testability Using Results of Test Environment Generation 
サブタイトル(英)  
キーワード(1)(和/英) 階層テスト生成 / hierarchical test generation  
キーワード(2)(和/英) テスト環境 / test environments  
キーワード(3)(和/英) 動作合成 / behavioral synthesis  
キーワード(4)(和/英) バインディング / binding  
キーワード(5)(和/英) 機能レジスタ転送レベル / functional register-transfer level  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 西間木 淳 / Jun Nishimaki / ニシマキ ジュン
第1著者 所属(和/英) 日本大学 (略称: 日大)
Nihon University (略称: Nihon Univ.)
第2著者 氏名(和/英/ヨミ) 細川 利典 / Toshinori Hosokawa / ホソカワ トシノリ
第2著者 所属(和/英) 日本大学 (略称: 日大)
Nihon University (略称: Nihon Univ.)
第3著者 氏名(和/英/ヨミ) 藤原 秀雄 / Hideo Fujiwara / フジワラ ヒデオ
第3著者 所属(和/英) 大阪学院大学 (略称: 阪学院大)
Osaka Gakuin University (略称: Osaka Gakuin Univ.)
第4著者 氏名(和/英/ヨミ) / /
第4著者 所属(和/英) (略称: )
(略称: )
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2014-06-20 16:00:00 
発表時間 25分 
申込先研究会 DC 
資料番号 DC2014-16 
巻番号(vol) vol.114 
号番号(no) no.99 
ページ範囲 pp.39-44 
ページ数
発行日 2014-06-13 (DC) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会