| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2014-04-25 11:40 FPGAによる干渉SAR処理回路の構成 ○浅見廣愛・高橋勝己・尾崎敦夫（三菱電機）  SANE2014-5 |
|
| 抄録 | （和） | 干渉合成開口レーダにおける信号処理回路の小型化，高速化を目的として，実装時の回路規模や処理時間についての検討を行った．SAR画像再生処理のアルゴリズムは，回路実装に適した方式であるチャープスケーリングを採用し，干渉処理は，主にレジストレーション処理，位相差算出，アンラップ処理，位相高度変換を行う処理を想定した．アンラップ処理については，単純積分，Least Square法，Branch Cut法について検討した．1つのFPGAに，SAR処理用回路を2つ，干渉処理用回路を1つ構成について検討を行い，単純積分でアンラップ処理を行う場合には，2048点×2048点の画像を1.6秒程度で処理できると推測した． |
| （英） | We devised a small digital circuit for the image processing of Interferometric Synthetic Aperture Radar, and we examined a scale and a processing time of the circuit. We chose Chirp Scaling Algorithm which was suitable for circuit implementation, and designed the interference processing circuit which had registration processing, phase difference calculation, phase unwrapping, and phase to elevation conversion. Three different methods, named Least Square Algorithm, Branch Cut Algorithm, and simple integration, were examined for the phase unwrapping. In the circuit with two SAR processing module and one interference processing module, we estimated that it takes 1.6 seconds to process the data of 2048 points by 2048 points. | |
| キーワード | （和） | SAR / FPGA / 回路実装 / / / / / |
| （英） | SAR / FPGA / Circuit implementation / / / / / | |
| 文献情報 | 信学技報, vol. 114, no. 20, SANE2014-5, pp. 25-29, 2014年4月. | |
| 資料番号 | SANE2014-5 | |
| 発行日 | 2014-04-18 (SANE) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | SANE2014-5 |
|
| 研究会情報 | |
| 研究会 | SANE |
| 開催期間 | 2014-04-25 - 2014-04-25 |
| 開催地（和） | 機械振興会館 |
| 開催地（英） | Kikai-Shinko-Kaikan Bldg. |
| テーマ（和） | リモートセンシング， EW技術及び一般 |
| テーマ（英） | Remote sensing, EW and general |
| 講演論文情報の詳細 | |
| 申込み研究会 | SANE |
| 会議コード | 2014-04-SANE |
| 本文の言語 | 日本語 |
| タイトル（和） | FPGAによる干渉SAR処理回路の構成 |
| サブタイトル（和） | |
| タイトル（英） | Interference SAR processing with FPGA |
| サブタイトル（英） | |
| キーワード(1)（和/英） | SAR / SAR |
| キーワード(2)（和/英） | FPGA / FPGA |
| キーワード(3)（和/英） | 回路実装 / Circuit implementation |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 浅見 廣愛 / Hiroai Asami / アサミ ヒロアイ |
| 第1著者 所属（和/英） | 三菱電機株式会社 (略称： 三菱電機) Mitsubishi Electric Corporation (略称： Mitsubishi Electric) |
| 第2著者 氏名（和/英/ヨミ） | 高橋 勝己 / Katsumi Takahashi / タカハシ カツミ |
| 第2著者 所属（和/英） | 三菱電機株式会社 (略称： 三菱電機) Mitsubishi Electric Corporation (略称： Mitsubishi Electric) |
| 第3著者 氏名（和/英/ヨミ） | 尾崎 敦夫 / Atsuo Ozaki / オザキ アツオ |
| 第3著者 所属（和/英） | 三菱電機株式会社 (略称： 三菱電機) Mitsubishi Electric Corporation (略称： Mitsubishi Electric) |
| 第4著者 氏名（和/英/ヨミ） | / / |
| 第4著者 所属（和/英） | (略称： ) (略称： ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2014-04-25 11:40:00 |
| 発表時間 | 25分 |
| 申込先研究会 | SANE |
| 資料番号 | SANE2014-5 |
| 巻番号（vol） | vol.114 |
| 号番号（no） | no.20 |
| ページ範囲 | pp.25-29 |
| ページ数 | 5 |
| 発行日 | 2014-04-18 (SANE) |
[研究会発表申込システムのトップページに戻る]