講演抄録/キーワード |
講演名 |
2014-04-18 15:15
[依頼講演]MTJベース不揮発フリップフロップを用いた3μsec-Entry/Exit遅延時間のマイクロプロセッサ ○小池洋紀(東北大)・崎村 昇・根橋竜介・辻 幸秀・森岡あゆ香・三浦貞彦・本庄弘明・杉林直彦(NEC)・大澤 隆・池田正二・羽生貴弘・大野英男・遠藤哲郎(東北大) ICD2014-17 エレソ技報アーカイブへのリンク: ICD2014-17 |
抄録 |
(和) |
磁気トンネル接合素子(MTJ)による不揮発記憶機能を持つフリップフロップ回路(NV-F/F)を用いた,パワーゲーティングマイクロプロセッサ(MPU)を提案する.NV-F/FをMPUの内部状態の記憶に用いることで,3μsecという短いEntry/Exit遅延時間でパワーゲーティング動作を実行可能とした.このEntry/Exit遅延時間を達成するために,安定かつ高速な不揮発データ書き込み/読み出し可能なNV-F/F回路を新たに開発した.このMPUは,そのパワーゲーティングモードの制御容易性という特長により,低電力システムの実現に寄与する. |
(英) |
We propose a novel power-gated microprocessor unit (MPU) using a nonvolatile flip-flop (NV-F/F) with magnetic tunnel junction (MTJ). By using the NV-F/F to store the MPU's internal state, this MPU realizes power-gating operation with a small 3-microsec entry/exit delay penalty in power-on/power-off. To achieve this short entry/exit delay, an appropriate NV-F/F circuit, which can perform stable high speed store/recall operations, has been developed. The MPU will help in the realization of low power systems due to its easy controllability for the power gating mode. |
キーワード |
(和) |
パワーゲーティング / マイクロプロセッサ / フリップフロップ / 磁気トンネル接合 / 不揮発 / / / |
(英) |
power-gating / MPU / flip-flop / MTJ / nonvolatile / / / |
文献情報 |
信学技報, vol. 114, no. 13, ICD2014-17, pp. 85-90, 2014年4月. |
資料番号 |
ICD2014-17 |
発行日 |
2014-04-10 (ICD) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
ICD2014-17 エレソ技報アーカイブへのリンク: ICD2014-17 |