お知らせ 研究会の開催と会場に参加される皆様へのお願い(2020年10月開催~)
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2014-01-29 13:45
LUT回路のブーリアンマッチング手法について
松永裕介九大VLD2013-127 CPSY2013-98 RECONF2013-81
抄録 (和) 本稿では複数のLUTからなる回路が与えられた論理関数を実現できるかどうかを
調べるブーリアンマッチングの高速化手法について述べる.
高速化手法は2つある.1つは入力順序の割り当てをone-hot符号化された変数を
用いて表す手法であり,従来の2進符号化に比べると必要となる変数の数は増え
るが,ほとんどの制約が2項節の形で与えられるため,
SATソルバにおいて効率的な値の伝搬が行える.
もう1つは段階的探索手法で,マッチングが失敗する例において,
部分的な制約式のみを評価することで早めに充足不能と判定を行い,無駄な探
索を省いている.充足可能となる場合でも以前の評価の結果得られた学習節が
後の評価の際にも用いられるのでオーバーヘッドは少ない. 
(英) This paper describes two speed-up techniques for Boolean matching of
LUT-based circuits.
One is one-hot encoding technique for variables representing input
assignments. Though it requres more variables than existing binary
encoding technique, almost all added clauses using one-hot encoding are
binary clauses, which are suitable for efficient Boolean constraint
propagation.
The other is incremental search technique which shortens the evaluation
time for instances without successful matching.
Even for instances having matches, iterated executions of SAT solver
help to capture learnt clauses effective for later search.
So, its overhead is neglible.
キーワード (和) 論理合成 / テクノロジマッピング / FPGA / ブーリアンマッチング / / / /  
(英) logic synthesis / technology mapping / FPGA / Boolean matching / / / /  
文献情報 信学技報, vol. 113, no. 416, VLD2013-127, pp. 149-154, 2014年1月.
資料番号 VLD2013-127 
発行日 2014-01-21 (VLD, CPSY, RECONF) 
ISSN Print edition: ISSN 0913-5685  Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード VLD2013-127 CPSY2013-98 RECONF2013-81

研究会情報
研究会 IPSJ-SLDM CPSY RECONF VLD  
開催期間 2014-01-28 - 2014-01-29 
開催地(和) 慶応義塾大学 日吉キャンパス 
開催地(英) Hiyoshi Campus, Keio University 
テーマ(和) FPGA応用および一般 
テーマ(英) FPGA Applications, etc 
講演論文情報の詳細
申込み研究会 VLD 
会議コード 2014-01-SLDM-CPSY-RECONF-VLD 
本文の言語 日本語 
タイトル(和) LUT回路のブーリアンマッチング手法について 
サブタイトル(和)  
タイトル(英) On Boolean Matching of LUT-based Circuits 
サブタイトル(英)  
キーワード(1)(和/英) 論理合成 / logic synthesis  
キーワード(2)(和/英) テクノロジマッピング / technology mapping  
キーワード(3)(和/英) FPGA / FPGA  
キーワード(4)(和/英) ブーリアンマッチング / Boolean matching  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 松永 裕介 / Yusuke Matsunaga / マツナガ ユウスケ
第1著者 所属(和/英) 九州大学 (略称: 九大)
Kyushu University (略称: Kyushu Univ.)
第2著者 氏名(和/英/ヨミ) / /
第2著者 所属(和/英) (略称: )
(略称: )
第3著者 氏名(和/英/ヨミ) / /
第3著者 所属(和/英) (略称: )
(略称: )
第4著者 氏名(和/英/ヨミ) / /
第4著者 所属(和/英) (略称: )
(略称: )
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者
発表日時 2014-01-29 13:45:00 
発表時間 25 
申込先研究会 VLD 
資料番号 IEICE-VLD2013-127,IEICE-CPSY2013-98,IEICE-RECONF2013-81 
巻番号(vol) IEICE-113 
号番号(no) no.416(VLD), no.417(CPSY), no.418(RECONF) 
ページ範囲 pp.149-154 
ページ数 IEICE-6 
発行日 IEICE-VLD-2014-01-21,IEICE-CPSY-2014-01-21,IEICE-RECONF-2014-01-21 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会