お知らせ 研究会の開催と会場に参加される皆様へのお願い(2020年7月開催)
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2014-01-29 10:25
動的再構成プロセッサMuCCRA-4 の実装
片桐 徹天野英晴慶大VLD2013-122 CPSY2013-93 RECONF2013-76
抄録 (和) 動的再構成プロセッサ(DRPA:Dynamically Reconfigurable Processor Array)
は,そのエネルギー効率の高さにより組み込みデバイスのアクセラレータとして優れているが,最近の組み込みデバイスは高い性能を必要とするため,必ずしもこれに対応できていない.そこで,本報告では,まずDRPAのPEアレイの接続方式の変更,PE(Processing Element)のパイプライン化による動作周波数の向上を行った.次に,複数のPE間にまたがるデータハザードを原因とするストールに対処するため,Tiny Vector命令を提案した.この二つの改善手法により,ベースアーキテクチャと比較して約4倍の性能を実現することができた. 
(英) Although Dynamically Reconfigurable Processor Arrays (DRPAs) are advantageous for embedded devices because of their high energy efficiency, some of recent mobile devices are often required to execute performance centric jobs. In order to increase the clock frequency, introducing pipelined structure into each PE is a straight forward way, but the frequent pipeline stall will be caused by the data hazard between multiple PEs. In order to mitigate the influence of data hazard between PEs, a tiny vector instruction mechanism is introduced. With a single vector instruction, a small number of data are continuously processed in the pipeline of the PE. The pipeline stalls are removed without increasing the number of hardware contexts, thus the amount of configuration data. MuCCRA-4 with tiny vector instructions improves the performance by almost 4 times as the base DRPA(MuCCRA-3).
キーワード (和) 動的再構成プロセッサ / パイプライン化 / ベクタ命令 / / / / /  
(英) Dynamically Reconfigurable Processor / Pipeline structure / Vector instruction / / / / /  
文献情報 信学技報, vol. 113, no. 418, RECONF2013-76, pp. 119-124, 2014年1月.
資料番号 RECONF2013-76 
発行日 2014-01-21 (VLD, CPSY, RECONF) 
ISSN Print edition: ISSN 0913-5685  Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード VLD2013-122 CPSY2013-93 RECONF2013-76

研究会情報
研究会 IPSJ-SLDM CPSY RECONF VLD  
開催期間 2014-01-28 - 2014-01-29 
開催地(和) 慶応義塾大学 日吉キャンパス 
開催地(英) Hiyoshi Campus, Keio University 
テーマ(和) FPGA応用および一般 
テーマ(英) FPGA Applications, etc 
講演論文情報の詳細
申込み研究会 RECONF 
会議コード 2014-01-SLDM-CPSY-RECONF-VLD 
本文の言語 日本語 
タイトル(和) 動的再構成プロセッサMuCCRA-4 の実装 
サブタイトル(和)  
タイトル(英) Implementation of MuCCRA-4: Dynamically Reconfigurable Processor Array 
サブタイトル(英)  
キーワード(1)(和/英) 動的再構成プロセッサ / Dynamically Reconfigurable Processor  
キーワード(2)(和/英) パイプライン化 / Pipeline structure  
キーワード(3)(和/英) ベクタ命令 / Vector instruction  
キーワード(4)(和/英) /  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 片桐 徹 / Toru Katagiri / カタギリ トオル
第1著者 所属(和/英) 慶應義塾大学 (略称: 慶大)
Keio University (略称: Keio Univ.)
第2著者 氏名(和/英/ヨミ) 天野 英晴 / Hideharu Amano / アマノ ヒデハル
第2著者 所属(和/英) 慶應義塾大学 (略称: 慶大)
Keio University (略称: Keio Univ.)
第3著者 氏名(和/英/ヨミ) / /
第3著者 所属(和/英) (略称: )
(略称: )
第4著者 氏名(和/英/ヨミ) / /
第4著者 所属(和/英) (略称: )
(略称: )
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者
発表日時 2014-01-29 10:25:00 
発表時間 25 
申込先研究会 RECONF 
資料番号 IEICE-VLD2013-122,IEICE-CPSY2013-93,IEICE-RECONF2013-76 
巻番号(vol) IEICE-113 
号番号(no) no.416(VLD), no.417(CPSY), no.418(RECONF) 
ページ範囲 pp.119-124 
ページ数 IEICE-6 
発行日 IEICE-VLD-2014-01-21,IEICE-CPSY-2014-01-21,IEICE-RECONF-2014-01-21 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会