お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2013-11-28 10:25
ヘテロマルチプロセッサシステム向けプロセッサ間通信の自動合成
石田薫史安藤友樹本田晋也高田広章枝廣正人名大RECONF2013-50
抄録 (和) 本論文ではヘテロジニアス構成のマルチプロセッサSoC向けのプロセッサ間通信の自動合成手法を述べる.プロセッサコア内臓のFPGAの登場など,ヘテロマルチプロセッサシステムの利用が進む一方で,プロセッサ間通信を設計・実装するコストが問題となっている.我々は,多くのヘテロマルチプロセッサシステムが持つ,共有メモリ,プロセッサ間割込みに着目し,プロセッサ間通信を設計・実装する.さらに,設計効率を向上するために,抽象度の高い記述からターゲット向けの通信実装を自動合成する手法を述べる.実現した通信実装を実際のヘテロマルチプロセッサシステム上に実現し,プロセッサ間通信の動作を確認した. 
(英) This paper introduces an automatic synthesis technique of inter-processor communication for System-on-chip with heterogeneous multiprocessors.Along with the increase in the use of heterogeneous multiprocessors such as FPGAs with processor cores, the cost for design and implement of the inter-processor communication becomes a problem.Focusing on that typical heterogeneous multiprocessors have inter-processor interrupts and shared memories, we propose an implementation of inter-processor communication using them.In order to increase the design efficiency, we also propose a method that automatically generates the inter-processor communication for target systems.The case study shows that automatically generated inter-processor communication exactly runs on the system with heterogeneous multiprocessors.
キーワード (和) ヘテロジニアス / マルチプロセッサ / プロセッサ間通信 / FPGA / / / /  
(英) heterogenious / multiprocessor / inter-processor communication / FPGA / / / /  
文献情報 信学技報, vol. 113, no. 325, RECONF2013-50, pp. 63-68, 2013年11月.
資料番号 RECONF2013-50 
発行日 2013-11-20 (RECONF) 
ISSN Print edition: ISSN 0913-5685    Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード RECONF2013-50

研究会情報
研究会 VLD DC IPSJ-SLDM CPSY RECONF ICD CPM  
開催期間 2013-11-27 - 2013-11-29 
開催地(和) 鹿児島県文化センター 
開催地(英)  
テーマ(和) デザインガイア2013 -VLSI設計の新しい大地- 
テーマ(英) Design Gaia 2013 -New Field of VLSI Design- 
講演論文情報の詳細
申込み研究会 RECONF 
会議コード 2013-11-VLD-DC-SLDM-CPSY-RECONF-ICD-CPM 
本文の言語 日本語 
タイトル(和) ヘテロマルチプロセッサシステム向けプロセッサ間通信の自動合成 
サブタイトル(和)  
タイトル(英) Automatic synthesis of the inter-processor communication implimentation for hetero multiprocessor systems 
サブタイトル(英)  
キーワード(1)(和/英) ヘテロジニアス / heterogenious  
キーワード(2)(和/英) マルチプロセッサ / multiprocessor  
キーワード(3)(和/英) プロセッサ間通信 / inter-processor communication  
キーワード(4)(和/英) FPGA / FPGA  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 石田 薫史 / Yukihito Ishida / イシダ ユキヒト
第1著者 所属(和/英) 名古屋大学 (略称: 名大)
Nagoya University (略称: Nagoya Univ.)
第2著者 氏名(和/英/ヨミ) 安藤 友樹 / Yuki Ando / アンドウ ユウキ
第2著者 所属(和/英) 名古屋大学 (略称: 名大)
Nagoya University (略称: Nagoya Univ.)
第3著者 氏名(和/英/ヨミ) 本田 晋也 / Shinya Honda / ホンダ シンヤ
第3著者 所属(和/英) 名古屋大学 (略称: 名大)
Nagoya University (略称: Nagoya Univ.)
第4著者 氏名(和/英/ヨミ) 高田 広章 / Hiroaki Takada / タカダ ヒロアキ
第4著者 所属(和/英) 名古屋大学 (略称: 名大)
Nagoya University (略称: Nagoya Univ.)
第5著者 氏名(和/英/ヨミ) 枝廣 正人 / Masato Edahiro / エダヒロ マサト
第5著者 所属(和/英) 名古屋大学 (略称: 名大)
Nagoya University (略称: Nagoya Univ.)
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2013-11-28 10:25:00 
発表時間 25分 
申込先研究会 RECONF 
資料番号 RECONF2013-50 
巻番号(vol) vol.113 
号番号(no) no.325 
ページ範囲 pp.63-68 
ページ数
発行日 2013-11-20 (RECONF) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会