講演抄録/キーワード |
講演名 |
2013-11-28 08:55
仮想CGRAへのJavaソフトウェアのマッピングとFPGA実装 ○小川裕喜・尼崎太樹・飯田全広・久我守弘・末吉敏則(熊本大) RECONF2013-47 |
抄録 |
(和) |
組込みシステムは,開発費削減のために設計資産の再利用化が進められている.
しかし,高性能化のためにソフトウェアを実行環境に特化させた場合,ソフトウェアの再利用性が低下するという問題がある.
そこで本論文では,ソフトウェアの再利用性を維持したまま高速化を行うことを目的とする.
我々は,Java記述のソフトウェアをFPGA上に展開された仮想的なCoarse-Grained Reconfigurable Array(CGRA)でアクセラレーションする方法を提案する.
CIP法を用いた電磁波伝播のシミュレーションソフトウェアを適用して性能を評価する.
結果,NiosIIによるソフトウェア実行に対して約960倍の高速化に成功した.
専用の言語などを使用せずJava記述スタイルの制約のみで高速化させることにより,過去のJavaソフトウェア開発資産を再利用した高速化が期待できる. |
(英) |
In embedded systems, the needs for rapid both low-cost development and high performance has been increasing recently.
The reuse of design assets is important technique in embedded systems.
However, in the specialized software for execution environment, the reusability is low generally.
We propose a technique in order to accelerate software with keeping its reusability.
The proposed technique accelerates the software processing speed by employing data path generation from the description style of software code.
It is implemented in FPGA after generating a virtual CGRA from software code.
In the verification results of using the electromagnetic wave propagation simulation, the execution time is faster by a factor of 960 than software execution by Nios II.
This result indicates the possibility that our proposed acceleration technique can realize both the reusability of Java software development assets and the increasing performance. |
キーワード |
(和) |
Java / アクセラレータ / 組込みシステム / 粗粒度再構成可能アレイ / / / / |
(英) |
Java / accelerator / embedded system / coarse grained reconfigurable arrays / / / / |
文献情報 |
信学技報, vol. 113, no. 325, RECONF2013-47, pp. 45-50, 2013年11月. |
資料番号 |
RECONF2013-47 |
発行日 |
2013-11-20 (RECONF) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
RECONF2013-47 |