お知らせ 研究会の開催と会場に参加される皆様へのお願い(2020年10月開催~)
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2013-11-27 08:50
高速・低電力AD変換器における抵抗ラダーの歪自動補正技術
吉村 渉大畠賢一鹿児島大CPM2013-108 ICD2013-85 エレソ技報アーカイブへのリンク:CPM2013-108 ICD2013-85
抄録 (和) 並列型AD変換器において、抵抗ラダーは参照電位を発生する重要な要素回路である。抵抗ラダーの消費電力を減らすためにバイアス電流を減らすと、コンパレータのキックバックノイズにより、AD変換器の出力に歪みが生じる。この問題を解決するため、キックバックノイズを打ち消すような補正電流を抵抗ラダーに流し込むことで歪みを補正する技術が提案されている。しかしこの技術では、動作周波数の変化や製造ばらつきに依存してキックバックノイズ量が変化することが考慮されていなかった。そこで本研究ではキックバックノイズ量を検知し、最適な補正電流量を自動で設定する歪自動補正回路を提案した。これにより動作周波数の変化や製造ばらつきに対応して最適な歪補正を可能にした。 
(英) A resistor ladder is an important circuit block for the parallel architecture analog-to-digital converters (ADCs). The output of ADC suffers from the distortion due to the kickback noise of comparators when the bias current of the resistor ladder is reduced to reduce its power dissipation. A distortion compensation technique which cancels the kickback noise by injecting the compensation current to the resistor ladder was proposed to overcome this problem. This technique, however, did not consider that the kickback noise depends on a sampling frequency and a variability of the resistor. Therefore, we propose an automatic distortion compensation circuit which detects the amount of the kickback noise and adjusts the compensation current properly. The simulation results demonstrated that the distortion can be reduced by proposed technique even when the sampling frequency change and the deviation in the resistor occurred.
キーワード (和) AD変換器 / 抵抗ラダー / 歪自動補正技術 / / / / /  
(英) AD converter / resistor ladder / automatic distortion compensation technique / / / / /  
文献情報 信学技報, vol. 113, no. 323, ICD2013-85, pp. 1-6, 2013年11月.
資料番号 ICD2013-85 
発行日 2013-11-20 (CPM, ICD) 
ISSN Print edition: ISSN 0913-5685  Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード CPM2013-108 ICD2013-85 エレソ技報アーカイブへのリンク:CPM2013-108 ICD2013-85

研究会情報
研究会 VLD DC IPSJ-SLDM CPSY RECONF ICD CPM  
開催期間 2013-11-27 - 2013-11-29 
開催地(和) 鹿児島県文化センター 
開催地(英)  
テーマ(和) デザインガイア2013 -VLSI設計の新しい大地- 
テーマ(英) Design Gaia 2013 -New Field of VLSI Design- 
講演論文情報の詳細
申込み研究会 ICD 
会議コード 2013-11-VLD-DC-SLDM-CPSY-RECONF-ICD-CPM 
本文の言語 日本語 
タイトル(和) 高速・低電力AD変換器における抵抗ラダーの歪自動補正技術 
サブタイトル(和)  
タイトル(英) Automatic distortion compensation technique in resistor ladder for high-speed and low-power ADC 
サブタイトル(英)  
キーワード(1)(和/英) AD変換器 / AD converter  
キーワード(2)(和/英) 抵抗ラダー / resistor ladder  
キーワード(3)(和/英) 歪自動補正技術 / automatic distortion compensation technique  
キーワード(4)(和/英) /  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 吉村 渉 / Wataru Yoshimura / ヨシムラ ワタル
第1著者 所属(和/英) 鹿児島大学 (略称: 鹿児島大)
Kagoshima University (略称: Kagoshima Univ.)
第2著者 氏名(和/英/ヨミ) 大畠 賢一 / Kenichi Ohhata / オオハタ ケンイチ
第2著者 所属(和/英) 鹿児島大学 (略称: 鹿児島大)
Kagoshima University (略称: Kagoshima Univ.)
第3著者 氏名(和/英/ヨミ) / /
第3著者 所属(和/英) (略称: )
(略称: )
第4著者 氏名(和/英/ヨミ) / /
第4著者 所属(和/英) (略称: )
(略称: )
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者
発表日時 2013-11-27 08:50:00 
発表時間 25 
申込先研究会 ICD 
資料番号 IEICE-CPM2013-108,IEICE-ICD2013-85 
巻番号(vol) IEICE-113 
号番号(no) no.322(CPM), no.323(ICD) 
ページ範囲 pp.1-6 
ページ数 IEICE-6 
発行日 IEICE-CPM-2013-11-20,IEICE-ICD-2013-11-20 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会