お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2013-11-27 10:00
IEEE754標準丸めに対応した斜辺計算のためのVLSIアルゴリズム
矢高裕之高木直史京大VLD2013-61 DC2013-27
抄録 (和) 斜辺計算(2次元ユークリッドノルム計算)は,コンピュータグラフィックスや科学技術計算における浮動小数点演算でしばしば現れ,IEEE754-2008において正確に丸めるべき演算のひとつに挙げられている. 本報告では,IEEE754標準丸めに対応した斜辺計算の仮数部計算のための基数2の減算シフト型アルゴリズムを提案する.大きいほうの演算数を中間結果の初期値とし, これに補正桁をステップごとに加算し, 斜辺を計算する.もう一方の演算数の平方の部分積は部分残余に加算される.$n+2$回の反復にりり$n+1$ビット目まで求めた斜辺と正確な残余が求まり, これにより正確に丸めることができる.アルゴリズムに基づき設計された回路はVLSIでの実現に適した規則正しい構造となる.また, 基数4のアルゴリズムも提案する.また, 基数4のアルゴリズムも提案する. 
(英) Computation of the hypotenuse (2D euclidean norm) often appears in floating-point arithmetic in computer graphics andscientific computation. It is one of the recommended correctly rounded functionsin IEEE754-2008 standard for floating-point arithmetic.In this report, a radix-2 digit-recurrence algorithmfor computing the mantissa part of the correctly rounded hypotenuse, which is suitable for VLSI implementation, is proposed.The operand with the higher order of magnitude is usedas the initial value of the partial result, and correcting-digits are added to it step by step for obtaining the hypotenuse. A partial product of the square of the other operand is added to the residual,step by step. Through $n+2$ stages, the hypotenuse is obtained to $n+1$ binary position with exact remainder, and hence can be rounded correctly.A radix-4 algorithm is also shown.
キーワード (和) 斜辺計算 / VLSIアルゴリズム / 減算シフト型アルゴリズム / IEEE754標準丸め / / / /  
(英) Hypotenuse / VLSI algorithm / digit-recurrence algorithm / IEEE754 rounding / / / /  
文献情報 信学技報, vol. 113, no. 320, VLD2013-61, pp. 1-6, 2013年11月.
資料番号 VLD2013-61 
発行日 2013-11-20 (VLD, DC) 
ISSN Print edition: ISSN 0913-5685    Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード VLD2013-61 DC2013-27

研究会情報
研究会 VLD DC IPSJ-SLDM CPSY RECONF ICD CPM  
開催期間 2013-11-27 - 2013-11-29 
開催地(和) 鹿児島県文化センター 
開催地(英)  
テーマ(和) デザインガイア2013 -VLSI設計の新しい大地- 
テーマ(英) Design Gaia 2013 -New Field of VLSI Design- 
講演論文情報の詳細
申込み研究会 VLD 
会議コード 2013-11-VLD-DC-SLDM-CPSY-RECONF-ICD-CPM 
本文の言語 英語(日本語タイトルあり) 
タイトル(和) IEEE754標準丸めに対応した斜辺計算のためのVLSIアルゴリズム 
サブタイトル(和)  
タイトル(英) A VLSI algorithm for computing correctly rounded hypotenuse 
サブタイトル(英)  
キーワード(1)(和/英) 斜辺計算 / Hypotenuse  
キーワード(2)(和/英) VLSIアルゴリズム / VLSI algorithm  
キーワード(3)(和/英) 減算シフト型アルゴリズム / digit-recurrence algorithm  
キーワード(4)(和/英) IEEE754標準丸め / IEEE754 rounding  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 矢高 裕之 / Hiroyuki Yataka / ヤタカ ヒロユキ
第1著者 所属(和/英) 京都大学 (略称: 京大)
Kyoto University (略称: Kyoto Univ.)
第2著者 氏名(和/英/ヨミ) 高木 直史 / Naofumi Takagi /
第2著者 所属(和/英) 京都大学 (略称: 京大)
Kyoto University (略称: Kyoto Univ.)
第3著者 氏名(和/英/ヨミ) / /
第3著者 所属(和/英) (略称: )
(略称: )
第4著者 氏名(和/英/ヨミ) / /
第4著者 所属(和/英) (略称: )
(略称: )
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2013-11-27 10:00:00 
発表時間 25分 
申込先研究会 VLD 
資料番号 VLD2013-61, DC2013-27 
巻番号(vol) vol.113 
号番号(no) no.320(VLD), no.321(DC) 
ページ範囲 pp.1-6 
ページ数
発行日 2013-11-20 (VLD, DC) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会