講演抄録/キーワード |
講演名 |
2013-10-07 10:55
2相ハンドシェイクプロトコル非同期式回路向けマルチクロック・マルチエッジトリガ・フリップフロップの提案 ○今井 雅(弘前大)・米田友洋(NII) VLD2013-47 ICD2013-71 IE2013-47 エレソ技報アーカイブへのリンク:ICD2013-71 |
抄録 |
(和) |
要求-応答ハンドシェイクに基づいて動作する非同期式回路の代表的なハンドシェイクプロトコルには2相と4相がある。2相は初期化のオーバーヘッドがないが、遷移論理であるため回路の実現が複雑になりやすい。本稿では2相ハンドシェイクプロトコルに基づく制御回路の実現を容易にするマルチクロック・マルチエッジトリガ・フリップフロップを提案する。提案したフリップフロップを用いると、2相ハンドシェイク信号を直接扱うことができ、制御回路を容易に設計することができる。本稿ではPTM 22nm HPプロセステクノロジを用いて回路単体の性能と実回路に適用した結果を示す。 |
(英) |
There are mainly two types of handshaking protocols in asynchronous circuit design; 2-phase handshaking protocol and 4-phase handshaking protocol. It may be difficult to implement the 2-phase handshaking circuits since they are based on the transition signaling, while they have no return-to-zero overhead. This paper proposes double-clock and dual-edge-triggered flip-flops for designing simple control circuits based on the two-phase handshaking protocol. They can directly deal with the two-phase handshaking signals, resulting in simple control circuits. The performance and the design constraints of the proposed flip-flops have been evaluated using the PTM 22nm HP device parameters. |
キーワード |
(和) |
2相ハンドシェイクプロトコル / マルチクロックFF / デュアルエッジFF / 非同期式回路 / / / / |
(英) |
2-phase handshake protocol / Double-clock FF / Dual-edge-triggered FF / Asynchronous circuits / / / / |
文献情報 |
信学技報, vol. 113, no. 235, VLD2013-47, pp. 7-12, 2013年10月. |
資料番号 |
VLD2013-47 |
発行日 |
2013-09-30 (VLD, ICD, IE) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
VLD2013-47 ICD2013-71 IE2013-47 エレソ技報アーカイブへのリンク:ICD2013-71 |
研究会情報 |
研究会 |
IE ICD VLD IPSJ-SLDM |
開催期間 |
2013-10-07 - 2013-10-08 |
開催地(和) |
弘前大学 コラボ弘大 |
開催地(英) |
|
テーマ(和) |
システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,および一般 |
テーマ(英) |
|
講演論文情報の詳細 |
申込み研究会 |
VLD |
会議コード |
2013-10-IE-ICD-VLD-SLDM |
本文の言語 |
日本語 |
タイトル(和) |
2相ハンドシェイクプロトコル非同期式回路向けマルチクロック・マルチエッジトリガ・フリップフロップの提案 |
サブタイトル(和) |
|
タイトル(英) |
Proposal of Double-clock and Dual-Edge-Triggered Flip-flops for Asynchronous Circuits |
サブタイトル(英) |
|
キーワード(1)(和/英) |
2相ハンドシェイクプロトコル / 2-phase handshake protocol |
キーワード(2)(和/英) |
マルチクロックFF / Double-clock FF |
キーワード(3)(和/英) |
デュアルエッジFF / Dual-edge-triggered FF |
キーワード(4)(和/英) |
非同期式回路 / Asynchronous circuits |
キーワード(5)(和/英) |
/ |
キーワード(6)(和/英) |
/ |
キーワード(7)(和/英) |
/ |
キーワード(8)(和/英) |
/ |
第1著者 氏名(和/英/ヨミ) |
今井 雅 / Masashi Imai / イマイ マサシ |
第1著者 所属(和/英) |
弘前大学 (略称: 弘前大)
Hirosaki University (略称: Hirosaki Univ.) |
第2著者 氏名(和/英/ヨミ) |
米田 友洋 / Tomohiro Yoneda / ヨネダ トモヒロ |
第2著者 所属(和/英) |
国立情報学研究所 (略称: NII)
National Institute of Informatics (略称: NII) |
第3著者 氏名(和/英/ヨミ) |
/ / |
第3著者 所属(和/英) |
(略称: )
(略称: ) |
第4著者 氏名(和/英/ヨミ) |
/ / |
第4著者 所属(和/英) |
(略称: )
(略称: ) |
第5著者 氏名(和/英/ヨミ) |
/ / |
第5著者 所属(和/英) |
(略称: )
(略称: ) |
第6著者 氏名(和/英/ヨミ) |
/ / |
第6著者 所属(和/英) |
(略称: )
(略称: ) |
第7著者 氏名(和/英/ヨミ) |
/ / |
第7著者 所属(和/英) |
(略称: )
(略称: ) |
第8著者 氏名(和/英/ヨミ) |
/ / |
第8著者 所属(和/英) |
(略称: )
(略称: ) |
第9著者 氏名(和/英/ヨミ) |
/ / |
第9著者 所属(和/英) |
(略称: )
(略称: ) |
第10著者 氏名(和/英/ヨミ) |
/ / |
第10著者 所属(和/英) |
(略称: )
(略称: ) |
第11著者 氏名(和/英/ヨミ) |
/ / |
第11著者 所属(和/英) |
(略称: )
(略称: ) |
第12著者 氏名(和/英/ヨミ) |
/ / |
第12著者 所属(和/英) |
(略称: )
(略称: ) |
第13著者 氏名(和/英/ヨミ) |
/ / |
第13著者 所属(和/英) |
(略称: )
(略称: ) |
第14著者 氏名(和/英/ヨミ) |
/ / |
第14著者 所属(和/英) |
(略称: )
(略称: ) |
第15著者 氏名(和/英/ヨミ) |
/ / |
第15著者 所属(和/英) |
(略称: )
(略称: ) |
第16著者 氏名(和/英/ヨミ) |
/ / |
第16著者 所属(和/英) |
(略称: )
(略称: ) |
第17著者 氏名(和/英/ヨミ) |
/ / |
第17著者 所属(和/英) |
(略称: )
(略称: ) |
第18著者 氏名(和/英/ヨミ) |
/ / |
第18著者 所属(和/英) |
(略称: )
(略称: ) |
第19著者 氏名(和/英/ヨミ) |
/ / |
第19著者 所属(和/英) |
(略称: )
(略称: ) |
第20著者 氏名(和/英/ヨミ) |
/ / |
第20著者 所属(和/英) |
(略称: )
(略称: ) |
講演者 |
第1著者 |
発表日時 |
2013-10-07 10:55:00 |
発表時間 |
25分 |
申込先研究会 |
VLD |
資料番号 |
VLD2013-47, ICD2013-71, IE2013-47 |
巻番号(vol) |
vol.113 |
号番号(no) |
no.235(VLD), no.236(ICD), no.237(IE) |
ページ範囲 |
pp.7-12 |
ページ数 |
6 |
発行日 |
2013-09-30 (VLD, ICD, IE) |