電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
技報オンライン
‥‥ (ESS/通ソ/エレソ/ISS)
技報アーカイブ
‥‥ (エレソ/通ソ)
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2013-08-02 13:00
広範囲動作非同期制御回路を用いた0.4-1V動作逐次比較型ADC
富山陽介志方 明吉岡健太郎関本竜太黒田忠広石黒仁揮慶大エレソ技報アーカイブへのリンク:SDM2013-80 ICD2013-62
抄録 (和) 広い電源電圧、分解能、サンプリングレートの範囲を持つ逐次比較型アナログデジタル変換器を示す.提案するSARロジックの中の差動フリップフロップと高効率で広い範囲で動作する遅延回路は速度と分解能のトレードオフの柔軟性を高める.40nmCMOSプロセスで試作した本ADCは4-7bitのENOBと0.4-1.1Vの電源電圧の範囲で動作する.本ADCは0.4Vの単一電源電圧、160kS/sにおいて49.8dBのSNDRと3.4fJ/conv.のFoMを達成した.1V動作と10MS/sまでで、8.7bitのENOBを保ちながらFoM値は3.4fJ/conv.以下である. 
(英) This paper presents a wide range in supply voltage, resolution, and sampling rate asynchronous successive approximation register (SAR) analog-to-digital converter (ADC). The proposed differential flip-flop in SAR logic and high efficiency wide range delay element extends the flexibility of speed and resolution tradeoff. The ADC fabricated in 40nm CMOS process covers 4-to-8.7bit ENOB and 0.4-to-1V power supply range. The ADC achieved 49.8 dB SNDR with 160kS/sec at 0.4Vsingle power supply voltage and FoM of 3.4-fJ/conv.step. Up to 1V operation and 10MS/s, the FoM is below 10fJ/conv.step while keeping ENOB of 8.7bit.
キーワード (和) 逐次比較型 / センサネットワーク / 再構成可能 / ダイナミック回路 / 遅延回路 / / /  
(英) Successive Approximation / Sensor Network / Reconfigurable / Dynamic Circuit / Delay Element / / /  
文献情報 信学技報, vol. 113, no. 173, ICD2013-62, pp. 77-82, 2013年8月.
資料番号 ICD2013-62 
発行日 2013-07-25 (SDM, ICD) 
ISSN Print edition: ISSN 0913-5685  Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)

研究会情報
研究会 SDM ICD  
開催期間 2013-08-01 - 2013-08-02 
開催地(和) 金沢大学 角間キャンパス 
開催地(英) Kanazawa University 
テーマ(和) 低電圧/低消費電力技術、新デバイス・回路とその応用 
テーマ(英) Low voltage/low power techniques, novel devices, circuits, and applications 
講演論文情報の詳細
申込み研究会 ICD 
会議コード 2013-08-SDM-ICD 
本文の言語 日本語 
タイトル(和) 広範囲動作非同期制御回路を用いた0.4-1V動作逐次比較型ADC 
サブタイトル(和)  
タイトル(英) A 0.4-1V SAR ADC Using Wide Range Operation Asynchronous Controller 
サブタイトル(英)  
キーワード(1)(和/英) 逐次比較型 / Successive Approximation  
キーワード(2)(和/英) センサネットワーク / Sensor Network  
キーワード(3)(和/英) 再構成可能 / Reconfigurable  
キーワード(4)(和/英) ダイナミック回路 / Dynamic Circuit  
キーワード(5)(和/英) 遅延回路 / Delay Element  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 富山 陽介 / Yosuke Toyama / トヤマ ヨウスケ
第1著者 所属(和/英) 慶應義塾大学 (略称: 慶大)
Keio University (略称: Keio Univ.)
第2著者 氏名(和/英/ヨミ) 志方 明 / Akira Shikata / シカタ アキラ
第2著者 所属(和/英) 慶應義塾大学 (略称: 慶大)
Keio University (略称: Keio Univ.)
第3著者 氏名(和/英/ヨミ) 吉岡 健太郎 / Kentaro Yoshioka / ヨシオカ ケンタロウ
第3著者 所属(和/英) 慶應義塾大学 (略称: 慶大)
Keio University (略称: Keio Univ.)
第4著者 氏名(和/英/ヨミ) 関本 竜太 / Ryota Sekimoto / セキモト リョウタ
第4著者 所属(和/英) 慶應義塾大学 (略称: 慶大)
Keio University (略称: Keio Univ.)
第5著者 氏名(和/英/ヨミ) 黒田 忠広 / Tadahiro Kuroda / クロダ タダヒロ
第5著者 所属(和/英) 慶應義塾大学 (略称: 慶大)
Keio University (略称: Keio Univ.)
第6著者 氏名(和/英/ヨミ) 石黒 仁揮 / Hiroki Ishikuro / イシクロ ヒロキ
第6著者 所属(和/英) 慶應義塾大学 (略称: 慶大)
Keio University (略称: Keio Univ.)
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者
発表日時 2013-08-02 13:00:00 
発表時間 25 
申込先研究会 ICD 
資料番号 IEICE-SDM2013-80,IEICE-ICD2013-62 
巻番号(vol) IEICE-113 
号番号(no) no.172(SDM), no.173(ICD) 
ページ範囲 pp.77-82 
ページ数 IEICE-6 
発行日 IEICE-SDM-2013-07-25,IEICE-ICD-2013-07-25 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会