講演抄録/キーワード |
講演名 |
2013-07-11 10:55
高速電磁界解析を用いた多層回路基板の耐ノイズ設計 ○神蔵 護・村田雄一郎・米岡雄大(三菱電機) EMCJ2013-29 |
抄録 |
(和) |
多層回路基板の耐ノイズ解析を1時間以内で可能とする高速電磁界解析技術と, 実機を用いた耐ノイズ設計への適用結果について報告する. 近年、回路基板の高速化や高密度化に伴い耐ノイズ設計が難しくなっており, フロントローディング設計のため, 高速電磁界解析技術が必須である. 構築した解析技術の評価のため, 回路基板を試作し, 同層間の電源パターン間の結合量について解析結果と実測結果が目標精度(10%)以内で一致する事を実証した. |
(英) |
We report on noise immunity design for multilayer printed circuit boards using fast electromagnetic simulation, and its application to products. In recent years, signals in printed circuit boards have become faster and printed circuit boards have become close-packed so that noise immunity design has become difficult. In order to realize front-loading noise immunity design for multilayer printed circuit boards, fast electromagnetic simulation is indispensible. For evaluation of the fast electromagnetic simulation, a printed circuit board was manufactured, and the coupling of its power patterns was measured and simulated. The measurement results agree with the simulation results within 10 %. |
キーワード |
(和) |
耐ノイズ / 電磁界解析 / 回路基板 / / / / / |
(英) |
noise immunity / electromagnetic simulation / printed circuit board / / / / / |
文献情報 |
信学技報, vol. 113, no. 122, EMCJ2013-29, pp. 11-14, 2013年7月. |
資料番号 |
EMCJ2013-29 |
発行日 |
2013-07-04 (EMCJ) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
EMCJ2013-29 |